Gast
#3077100
Hallo zusammen, ich habe folgendes Problem: Ich will ein Board machen, auf dem sowohl CSI Leitungen (100 Ohm) als auch USB-Leitungen (90 Ohm) vorkommen. Ich will jetzt in Altium 10 die entsprechenden Designrules aufsetzen. Dazu muss ich natürlich erstmal die Dicke und den Abstand der Leitungen bei einem bestimmten Layerstack ausrechnen. Dazu verwende ich diesen Rechner: http://www.mantaro.com/resources/impedance_calculator.htm#wire_inductance Um das machen zu können, muss ich ja aber erstmal wissen, welche Layerstacks mein Platinenhersteller überhaupt kann. Wie ist das: Wenn der Hersteller z.B. 100 um als Prepreg-Dicke angibt, ist das dann ein Standardwert? Kann man da dann z.B. nur Vielfache von 100 um als Lage zwischen den Kupferschichten einstellen? Ich habe nämlich bemerkt, dass die Formeln sehr stark auf den Abstand zur Kupferplane reagieren. Um z.B. 100 Ohm auf einer Innenlage zu erreichen, bei einem Abstand der Signallage zur nächsten GND-Plane vom 200 um (2 Prepreg á 100 um) müsste der Abstand der Leitungen 240 um betragen, bei einer Leitungsbreite von 120 um. Kann das hinkommen? Wie geht ihr vor, wenn ihr impedanzcontrollierte Leitungen braucht? Ich muss im Prinzip ja schon wissen, wo ich mein PCB herstellen lasse, bevor ich anfange zu routen, oder? Muss ich überhaupt solche Berechnungen machen, oder ist die Fertigung sowieso so ungenau, dass meine Berechungen da weit von der tatsächlichen Platine weg sind? Auf der Homepage von Becker & Müller z.B: findet man zwar Formeln für Strombelastbarkeit und weiteres, aber nichts für die Berechung von Impedanzen. Ich danke für jede Antwort gruß Rainer
