Gast
#3112490
Hallo Freunde der gepflegten Synthese, im Moment arbeite ich mich durch die Synthese eines kleinen Designs, bei dem es gilt eine IP-Zelle (Speicher) anzubinden. Von dieser kenne ich die kapazitive Eingangslast und die maximale treibbare Ausgangslast. Allerdings weis ich nicht, wie ich dem Leonardo diese Werte mitteilen soll. Was schon funktioniert ist die Definition der Lasten von Entities die eine Architecture hinterlegt haben, dies sieht so aus: set_attribute .work.mc8051.rtl.clk -name INPUT_MAX_LOAD -value "0.05" -port Das Signal clk der entity mc8051 mit der architecture rtl darf nach außen eine maximale Kapazität von 50fF aufweisen. Soweit so gut. Bei mir gehen aber die Probleme mit dem Speicherinterface los, da ich dort logischerweise keine Implementierung (Architecture) habe kann ich diese Art des Constrainings vergessen. Daher meine Frage, ob von euch einer eine Alternative kennt? Einige Hinweiße zum Constrainen sind noch in folgende pdf hinterlegt: http://www.eng.auburn.edu/~nelson/courses/elec5250_6250/VHDL%208a%20Synthesis%20with%20Leonardo.pdf Vielen Dank für die Antoworten! Viele Grüße Andreas