Gast
#3181202
Hallo zusammen, ich habe mir ein Lattice FPGA-Board (http://www.latticesemi.com/products/developmenthardware/developmentkits/xp2brevia2developmentkit.cfm) besorgt. Das Schreiben von Verilogcode mit Lattice Diamond und die Simulation von diesem in ActiveHDL stellt nicht wirklich ein Problem dar. Aber irgendwie muss der Cod noch mit dem Chip verbunden werden. Wie mach ich das? Konkret, wo nehme ich den Clock her? Ich habe zwar ein Minitutorial gefunden (http://helios.wh2.tu-dresden.de/~benni_koch/blog/?p=678), das zeigt aber leider nur den Einsatz von konbinatorischer Logik. Wer kann helfen oder weis von einem Projekt wo ich 'abschreiben' kann. Danke für Eure Unterstützung