DDR2-Bus warum Vcc-Plane und GND "routen" ?

Gast #3193424
Hallo,
ich lese gerade von Altera die Design Guidelines für DDR2 Routing und da 
lese ich

"Route GND, 1.8 V as planes"

nur warum? Sonst bemüht man sich doch auf teufel-komm-raus eine 
GND-Plane zu haben - nur warum routet man jetzt plötzlich GND und hält 
die 1,8V als Plane?

Jemand eine Erklärung?
Angehängte Dateien:
#3194148
Der Grund ist ganz einfach der, dass man oft mehrere mit "GND" 
eingebettete Signallagen benötigt, aber aus Kostengründen gar nicht so 
viele Lagen spendieren will oder kann. Außerdem hat man oft noch eine 
Menge anderer Spannungen für das FPGA.

Das wäre jetzt mal ein Beispiel für ein FPGA+DDR-RAM. Da bekommt man 
dann 4 gute Innenlagen für Impedanz kontrollierte Leitungen. Natürlich 
wird man auf den Power-Planes außerhalb der Impedanz kontrollierten 
Leitungen auch andere Power oder Signale unterbringen.

1 Signal
2 GND
3 Signal
4 Power-Plane
5 Signal
6 GND
7 Power-Plane
8 Signal
9 GND
10 Signal
11 Power-Plane
12 Signal

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 13 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.