Gast
#3203418
Guten Tag, ich arbeite für das Studium an einem VHDL-Projekt. Der Code ist nun soweit fertig, simuliert und geschrieben habe ich ihn in ModelSim. Wie kann ich diesen nun synthetisieren? Welches Programm ist dazu zu empfehlen? In ModelSim direkt geht es nicht, oder? MfG