MicroVias bei Kondensatoren

Hannes Gast #3217268
Lesenswert?
• ▲
▼ 
Hallo Leute,

ich designe gerade eine "dicht gepackte" Platine mit FPGAs.
Da ich einen MicroVias Aufbau (12 Lagen, 2+8B+2) benutze wäre eine 
Meiner Fragen ob es geschickt ist, Kondensatoren per MicroVia anzubinden 
(mehr Platz in den Zwischenlagen) - da auf Lage 3 (also noch per 
MicroVia zu erreichen) Masse bei mir liegt.

Es geht um diverse 100µF KerKos die zu Stützzwecken verbaut werden. VCCs 
kann ich, da sie tiefer in der Platine liegen nicht per MicroVia 
anbinden - da komme ich um TH Vias nicht drum herum.

Kleine Info noch: meine MicroVias sind 100/300µm (drill/pad) und 
Staggert.

Falls jemand noch lesenswerde Infos zu HDI Leiterplatten hat würde ich 
mich darüber auch freuen!

mfg
Hannes
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Frank B. #3217325
Lesenswert?
• ▲
▼ 
Hannes schrieb:
> Hallo Leute,
>
> ich designe gerade eine "dicht gepackte" Platine mit FPGAs.
> Da ich einen MicroVias Aufbau (12 Lagen, 2+8B+2) benutze wäre eine
> Meiner Fragen ob es geschickt ist, Kondensatoren per MicroVia anzubinden
> (mehr Platz in den Zwischenlagen) - da auf Lage 3 (also noch per
> MicroVia zu erreichen) Masse bei mir liegt.

Spricht jetzt erstmal nicht viel dagegen, aber: Wie kommst du mit 100µm 
µVias auf Lage 3? Meiner Rechnung nach musst du da mindestens durch 2* 
50µm FR4 und mind. 18µm Cu durch, unterschreitest also die üblicherweise 
für µVias empfohlene Aspect Ratio von 1:1 deutlich.

Bei 100µm Restring solltest du auf jeden Fall Teardrops an die Vias 
setzen, das erhöht die Prozesssicherheit für den LP-Hersteller deutlich 
und senkt damit deine Kosten.

Was mir bezogen auf deinen Lagenaufbau etwas Sorgen bereitet:

Wenn auf L3 Masse liegt, worauf referenzieren sich dann die Signale auf 
L1?
Zwei Signallagen sollte immer mit einer Masselage getrennt werden. Im 
Notfall geht auch VCC, in jedem Fall musst du die Rückstrompfade für 
hochfrequente Signale beachten.
Wenn auf deiner L1 ein hochfrequentes Signal läuft, dann fliesst der 
Rückstrom über L3, d.h. du baust eine wunderschöne Wicklung und steckst 
jetzt auf L2 noch einen Draht hindurch. Kapazitive Kopplung kommt auch 
noch dazu. Keine gute Idee, wenn Signalintegrität eine Rolle spielst.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Hannes Gast #3217944
Lesenswert?
• ▲
▼ 
Frank Bär schrieb:
> Wenn auf L3 Masse liegt, worauf referenzieren sich dann die Signale auf
> L1?

Danke für deine Einwände.
L1 ist fast ausschließlich für Komponnenten reserviert. Lediglich einige 
nicht kritische Signale (ein paar Status LEDs und ein paar Dip Schalter) 
sind dort plaziert. - für etwas anderes war auch wirklich kein Platz 
mehr.
Auch richtig ist, das ich bei meinem Aufbau nicht nur auf Masse 
referenziere, sondern auch auch auf die Versorgungsspannung der 
entsprechenden Signal (stehendes Potential).

Von oben her gesehen sieht mein Aufbau so aus:
L1 Comp-Top
L2 Sig1
L3 GND
L4 Sig2
L5 Sig3
L6 VCC
L7 VCC
L8 Sig4
L9 Sig5
L10 GND
L11 Sig6
L12 Comp-Bottom

µVias kann ich von L1->L2; L2->L3; L10-> L11;L11->L2 Verwenden
BurriedVias von L3->L10 und durchgehende Vias gehen ja immer ;)

Strukturbreite/Clearence ist 125µm

Auch würde ich MicroVias in Pads nehmen womit ich mir die 
Teardrops/Snowman Anbindung schenken kann. - Auch mein LP-Lieferant hat 
mir von der Verwendung von Teardrop/Snowman abgeraten.

Einzige Problem ist momentan noch die ermittlung der Strombelastbarkeit 
der Vias (non plugging)...

Einfach über den Durchmesser (der zur Innenlage sich verjüngt) und der 
Wandungsstärke? - Wobei ich letzteres leider nicht kenne :( als Folie 
wird 12µm benutzt und die Enddicke sollte so bei ~30µm in der Innenlage 
liegen.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Frank B. #3218783
Lesenswert?
• ▲
▼ 
Mit deinem Lagenaufbau musst du beim Lagenwechsel für HF-Signale 
teilweise Kondensatoren zwischen VCC und GND vorsehen, damit der 
Rückstrom den Weg "findet" Das wird nicht schön. Wenn du von einer 
GND-referenzierten Lage auf eine VCC-referenzierte wechselst, kommst du 
aber nicht drumrum.
Bei den Vias kannst du dich an der IPC orientieren. Die IPC-A600 gibt 
dir als Hilfsmittel die IPC-6012 und die IPC-A600 in die Hand. In der 
6012 findest du die durchschnittlichen Kupferdicken, die du 
spezifizieren kannst.
http://www.ipc.org/4.0_Knowledge/4.1_Standards/6012B-Amendment-1%2812-06%29.pdf
Leider lässt sich mit IPC-Normen keine durchgehende Mindestdicke 
spezifizieren, in der PERFAG war das noch drin. Wenn du so etwas 
brauchst, dann musst du das explizit fordern.
Mit der IPC-A600 kannst du die zusätzlich Abnahmekriterien definieren.
http://howag-swisspur.com/downloads_files/IPC-A-600F.pdf

In den meisten Fällen reicht Klasse 2 für beide Normen völlig aus und 
sollte dem Standard des LP-Herstellers entsprechen. Jetzt das große 
ABER:
LP-Hersteller, die sich 6012 Klasse 3 fürstlich bezahlen lassen, 
solltest du meiden! Die beherrschen auch Klasse 2 nicht sauber, denn um 
Klasse 2 sicher fertigen zu können, muss der Prozess auf Klasse 3 
ausgelegt sein. Daher sollten die Preisunterschiede bei der 
Spezifikation von Klasse 1/2/3 gering sein.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren