Cadence PSPICE aus .subckt Schaltplan generieren

Nein, gibt es nicht (zumindest sinnvoll). Ich kenne nur ein 
kommerzielles Tool für sowas.

Die gleiche Aufgabenstellung übertragen wäre: Gibt es ein Tool, um die 
20 Geldscheine in deiner Geldbörse wieder den diversen Quellen 
zuzuordnen?


Also male dir einen Netzplan und den sortierst du solange um, bis er dir 
grafisch gefällt.

Erfahrene SPICEr schreiben alles in Netzlisten - habe ich öfters gehört.

Ich kann dir leider auch nicht so tief helfen, habe das nur einmal 
gemacht. Das teure Tool habe ich vergessen. Bestimmt weiß Helmut den 
Namen.

Andererseits sind die Infineon-Modelle eh ungeeignet, zumindest für 
LTspice.

Für dein Beispiel würde ICH durchaus 2-3h ansetzen. Also SPICE-Doku 
lesen und dann verknüpfen.

Welche Erkenntnis ist gewünscht? Nachbauen kannst du ihn eh nicht. 
Konvergenzprobleme lösen?

Ich sehe da ne Menge Variablenumkopiererei und erheblichen Aufwand, ein 
Temperaturmodell zu implementieren. Ganz oben scheinen auch die 
Gehäuseparasitäten zu sein. Wo ist der eigentliche MOSFET? Als Gleichung 
definiert??

Infineon macht immer so komischen Scheiß. Weiß nicht, was das bringen 
soll gegenüber einem Standard-DMOS-Modell.

Das bisschen Subcircuit ist doch nur zum Aufwärmen. Ein paar R, L und C 
an den Pins des Mosfet. Dafür brauchst du gar kein Programm. Das kannst 
du direkt um den X1 herum zeichnen.

Zeig lieber mal das Subcircuit S4_40_h_var1. Wenn das wieder eines mit 
den hundert Funktionen ist, dann kann man sich die Mühe gleich sparen.

.subckt S4_40_h_var1 ...
....

X1  d1 g s Tj S4_40_h_var1 PARAMS: a={act} dVth={dVth} dR={dRdson}

Alle Bauteile mit Xn sind Subcircuits. Hier wird das subcircuit 
S4_40_h_var1 verwendet. Suche nach diesem Subcircuit in deinem 
Modell-File.

.SUBCKT S4_40_h_var1 ....

Das ist einfach. Jede Zeile ist 1 Bauteil.

Ld    drain  d2   {Ld*if(dgfs==99,0,1)}
E1    Tj     w      VALUE={TEMP}
R1    w      0      1u

Lx Spule
Ex Spannungsgesteuerte Spannungsquelle
Rx Widerstand
Cx Kondensator

...

Lx node1 node2 Wert

Einfach eine Kurzeinweisung über SPICE lesen. Da sind alle Bauteile 
definiert. Es sind weniger verschiedene Bauteile als das Alphabet 
Buchstaben hat.

Du wirst schon mal die Doku lesen müssen. Was verstehst du denn genau 
nicht?

Beispielsweise die Zeilen:
Rg     g1    g2     1.5

Hier wird ein Widerstand definiert zwischen Netznamen g1 und g2 von 
1,5ohm.

M1      d2    g2    s2    s2    DMOS    L=1u   W=1u
.MODEL DMOS NMOS ( KP= 1781.1  VTO=2.74  THETA=0  VMAX=1.5e5  ETA=0.015
LEVEL=3)

Hier wird ein MOSFET definiert, erkennbar an M und dann ein Index, also 
M1. Das Modell heißt "DMOS" (Das wäre der Part Schaltplan)
Eine Zeile drunter wird DMOS dann definiert. KP usw. sind 
MOSFET-Parameter. (Das ist der Part Eigenschaften des Bauelements)

usw.

Problem kann dann sein, daß ein Code für PSPICE dann Parameter enthält, 
die es z.B. bei LTspice nicht gibt. Mir fallen da DW und DL ein!

Helmut, weißt du was DW und DL machen bzw. wie man die in LTspice 
nachmodellieren kann? Brauch man z.B. für die 74HC-Lib von NXP!

DL und DW sind Korrekturwerte für die effektive Kanallänge und 
Kanalweite.

Leff = L - DL

Weff = W - DW

Nun konvergiert das Modell mit vorhandenem DW und DL aber nicht in einer 
TRAN-Analyse. Also entferne ich durch probieren DW und DL, dann gehts. 
Damit ist Lspice aber seine gerühmte Kompatibilität zu PSPICE-Modellen 
los.

Also einfach in das Modell deine beiden Formeln reinschreiben, weil 
LTspice dafür zu dumm ist und dann gehts?

In welchem Modell ist da DW drin?

Sorry, NXP ist die Geschichte mit ETA und KAPPA. Wenn ich mich recht 
erinnere, muß man die auch deaktivieren für Konvergenz.

DW und DL tauchen in einem File von Jim Thompson für Motorola 74HCU04 
auf. Er benutzt PSPICE. Habs angehangen.

Joe123 schrieb:
> Ich verstehe vor allem nicht warum zusätzlich zwei weitere Transistoren
> definiert werden...
>
> Maux      g2   c    a    a   sw
> Maux2     b    d    g2    g2   sw
>
> ... und wofür die Spannungsquellen benötigt werden.
>
> Eaux      c    a    d2    g2   1
> Eaux2     d    g2   d2    g2   -1
>
> Danke.

Die Namen deuten schon an, daß damit irgendwas hingebogen werden soll. 
Vielleicht ist der Chip so niederohmig, daß das normale DMOS-Modell 
nicht mehr paßt. Weiß ich nicht. Kann dir nur der Hersteller 
beantworten...

Manchmal sind es auch generische Files, die eine ganze Familie abdecken 
sollen.

Im Verhältnis zu den Kapazitäten des MOSFET kannst du die im Gehäuse und 
den Bonddrähten vorkommenden schlicht vergessen! Das ist auch kein 
HF-Modell, wo die Verteilung eine Rolle spielen würde. Die Anwendung und 
Ziel ist SMPS.
Die effektiven Kapazitäten des internen MOSFET-Die werden durch das 
DMOS-Modell automatisch berechnet.

Joe123 schrieb:
> Ich verstehe vor allem nicht warum zusätzlich zwei weitere Transistoren
> definiert werden...
>
> Maux      g2   c    a    a   sw
> Maux2     b    d    g2    g2   sw
>
> ... und wofür die Spannungsquellen benötigt werden.
>
> Eaux      c    a    d2    g2   1
> Eaux2     d    g2   d2    g2   -1
>
> Danke.

Mit den zusätzlichen Mosfets werden vermutlich Schalter beschrieben um 
die stark ansteigende Gate-Kapazitäz für Ugd>0 zu modellieren.

Lies mal das aus der Help von LTspice:
In a VDMOS transistor, Cgd abruptly changes about zero gate-drain 
voltage(Vgd). When Vgd is negative, Cgd is physically based a capacitor 
with the gate as one electrode and the drain on the back of the die as 
the other electrode. This capacitance is fairly low due to the thickness 
of the non-conducting die. But when Vgd is positive, the die is 
conducting and Cgd is physically based on a capacitor with the thickness 
of the gate oxide.

Ja, nur warum Infineon mal wieder einen eigenen Weg beschreitet, 
erschließt sich dadurch nicht. Oder?

Den kann man nicht im HF-Bereich betreiben! Such dir einen LDMOS.

Was willst du denn bauen? Du verheimlichst doch was.

Na dann schau dir doch einfach einen LDMOS an. Sorry, aber ich habe 
nicht Lust meine Zeit zu vergeuden.

HF beginnt hier bei 1MHz. Es gibt natürlich auch Wandler oberhalb dieser 
Frequenz. Das ist dann aber nicht Standardzeug. Class-E, resonant usw.

Mach eine Simulation mit so einem Monster und schaue dir die Gate-Ströme 
mal an bei solchen Frequenzen. Die sind einfach irre hoch.

Kannst du ja, obwohl das sinnleer ist, denn das taten schon tausende vor 
dir. Nimm doch ein Thema wo noch was drin ist! Als Vorschlag unten auf 
meiner Benutzerseite eine Liste:
http://www.mikrocontroller.net/articles/Benutzer:ehydra

Genauer als die normalen Toleranzen der Chips zu modellieren, ist auch 
sinnfrei. Die Infineon-Modelle sind ja berühmt für Probleme. Es gibt 
aber auch andere Hersteller, wo das nicht so ist. Nochdazu gibts das 
VDMOS-Tool für LTspice.

Dann suchst du falsch. Ich interessiere mich für dieses spezielle Thema 
eigentlich wenig (Ist wenig zukunftsträchtig für Leute in DE, denn sowas 
wird bald nur noch aus China resp. später Indien kommen), stolpere aber 
ständig über solche Papers wenn ich zu ähnlichen Problemkreisen suche.

Mach es so:
site:ieee.org oder Hersteller von Chips wie linear.com oder große 
Energiefirmen wie ABB
Schwerpunkt: "MOSFET" "inverter"
und dann passende Begriffe dazu: efficiency, solar, multi-phase, new 
topology, usw.
Du willst simulieren!!, also SPICE, Simulink, Matlab und deren Varianten 
wie LTspice, PSPICE, notfalls HSPICE

Eigentlich nix besonderes.