Erstellen eines Blockdiagramms aus Code

[Tobias P. (hubertus)]

Hallo zusammen,
ich möchte aus einem VHDL Code, den ich erstellt habe, ein Blockdiagramm 
generieren. Es hat ziemlich viele Signale, daher habe ich nur wenig 
Lust, das von Hand alles in Inkscape einzugeben :-)
aber gibt es hierzu eine Möglichkeit, aus dem VHDL Code alle Signale von 
den Ports irgendwie abzugreifen und (am liebsten mit TexText) einzulesen 
sodass ich ein Blockdiagramm malen kann?

[Dennis S. (eltio)]

Ist das nicht in den Entwicklungstools sowieso eingebaut? Ich kann mich 
an eine Vorlesung erinnern in der wir mit Quartus gearbeitet haben. Da 
gab es eine Funktion mit der man das machen konnte! Ich komme gerade 
einfach nicht drauf... :-( Irgendein TLA mit E am Anfang!

Gruß Dennis

[Tobias P. (hubertus)]

Jup, kann man in Quartus machen, ist aber nicht wirklich ein 
bearbeitbares Bild. Ich will es noch nachbearbeiten, ausserdem soll es 
eine Vektorgraphik sein, daher habe ich auch versucht, es in Inkscape zu 
machen. Aber es ist zu aufwendig von Hand, daher habe ich das wieder 
aufgegeben ;-)

[Dennis S. (eltio)]

Verrätst du mir noch wie sich das nennt? Ich habe hier kein Quartus und 
werde verrückt wenn mir das nicht wieder einfällt! :-D

Gruß Dennis

[Tobias P. (hubertus)]

Hi Dennis
sry für verspätete Antwort.

Habe grade keinen Quartus zur Hand, aber ich meine das Tool lässt sich 
im Menü über Tools starten. Wie der Menüpunkt genau heisst, weiss ich 
nicht mehr, ist aber an der obersten oder zweitobersten Position und 
dann in einem Untermenü, irgendwie RTL Viewer oder sowas in der Art.

Gruss

[Dennis S. (eltio)]

Stimmt TRL.. danke! Ich glaube das wäre auch ein ganz guter Suchbegriff 
für deine Recherche?

[Christoph db1uq K. (christoph_kessler)]

RTL-Viewer erzeugt doch ein fast undurchdringliches Gatterschaltbild, 
auf viele Seiten verteilt, ohne Sinn und Verstand. Ich hab das nur 
einmal in Quartus ausprobiert.
RTL heißt register transfer level 
http://de.wikipedia.org/wiki/Registertransferebene