Hi,
Ich bin gerade damit beschäftigt einen Schaltregler (Genauer: LM2596-5)
auf eine 4Layer-Platine zu bringen.
Im Anhang befinden sich Schaltplan und das Layout.
Die Massefläche auf dem grünen Layer ist rund um den Schaltregler
unterbrochen und fehlt unter der Spule ganz (grüne Linien/Fläche). Nur
oben links von C3 ist die Massefläche vom Schaltregler mit dem Rest der
Schaltung verbunden.
Im zweiten Bild habe ich die Strompfade eingezeichnet wie Lothar Miller
das gemacht hat
(http://www.lothar-miller.de/s9y/categories/40-Layout-Schaltregler).
Meine Frage/Bitte ist jetzt:
1. Geht das so in Ordnung? Wenn nicht, was soll ich ändern?
2. Kann ich auf dem Bottom Layer guten Gewissens andere Schaltungsteile
aufbauen? Kann ich da sogar einen zweiten Schaltregler hinsetzen?
Vielen Dank im Vorraus!
Bauteiltöter schrieb:> Im Anhang befinden sich Schaltplan und das Layout.
Meine Meinung: Schaltregler, Diode und Spule sollten eng zusammen
platziert werden, die Spule am anderen Ende ist maximal ungünstig.
Ich habe daher oft das IC direkt UNTER der Spule platziert, siehe
Bilder.
Bauteiltöter schrieb:> Kann ich da sogar einen zweiten Schaltregler hinsetzen?
Das ist das beste was du tun kannst, von meiner Lösung abgesehen, die
stören sich sicher nicht. Signalleitungen für ADC und solche Sachen
würde ich da nicht führen.
Gruss Reinhard
> Schaltregler, Diode und Spule sollten eng zusammen
gerade das mit der Spule geht mir nicht ein, denn gerade der Strom durch
die Spule ändert sich nicht sprunghaft sondern eher gemächlich.
So gesehen sind kurze Wege nur bei Eingangs-C, Schaltregler und Diode
entscheidend.
Also 4 Lagen, dann nutz die doch auch.
1. Mach mal deine Swichtnode (SWN) kleiner.
2. Schmeiss den ELKO raus. Verbraucht zuviel Platz. Zumal ist der an der
vollkommnen falsche stelle. MLCC rein. (Ist ja "nur" die
Eingangsspannung, die muss ja nicht so sauber sein.) Zudem kannst Du
den Elko ganz geschickt an die Seite verfrachten und dann gammelt er
nicht im Weg rum.
3. Einen Schaltregler direkt unter der Spule zu platzieren, ist auch
falsch. Da haste im Regelkreis viel zu viel Störungen drinnen.
Kompensation oder ähnliches ist nochmal eine Stufe schlimmer. Aber
getoppt wird das ganze von ungeschirmten Messleitungen (falls diese
Analog sind) die direkt an der Spule vorbei laufen oder am "besten"
unten drunter durch. Digital ist nicht soooo empfindlich, sollte aber
trotzdem vermieden werden. Falls man dran vorbei will, mit einer Lage
GND neben den Digitalleitungen schirmen.
4. Unter Spulen keine Masseflächen. Das ist eine Induktionsheizung und
killt effizenz.
5. Kühle deinen IC besser. Perforiere die Massefläche so weit wie
möglich.
Sonntagskluggescheiße: Eine Spule ist das wichtigste eines
Schaltreglers, um die herum muss alles aufgebaut werden.
1. SWN so klein wie möglich.
2. 12V idealerweise ausenherum als Ring legen.
3. Hinter der Spule nix plazieren und einen gesunden Abstand zu seite
Lassen lassen (SWN natürlich ausgenommen). Hängt immer von der Leistung
ab. Eingestrahklte Leistung nimmt Kubisch ab.
Andere Hinweise: Deine Diode sieht relativ modern aus, schau aber dass
Sie eine geringe Kapazität hat, das verhagelt auch gerne die Effizenz.
Schaltregler Layout ist eine Wissenschaft für sich. Vieles ist Vodoo,
aber ich habe habe heute mal meine Nadeln zuhause gelassen.
Spulenspannung dreht sich sofort um, sobald der Schalter im Regler
aufschaltet, das ist doch mit Sicherheit das Problem, ich habe bei
meinen bisherigen Designs auch immer drauf geachtet die Spule so nah wie
möglich an den Regler und die Diode zu plazieren.
Aber ich lasse mich gerne eines Besseren belehren.
asd schrieb:> gerade das mit der Spule geht mir nicht ein, denn gerade der Strom durch> die Spule ändert sich nicht sprunghaft sondern eher gemächlich.> So gesehen sind kurze Wege nur bei Eingangs-C, Schaltregler und Diode> entscheidend.
Die Spannung ändert sich aber sprunghaft, und deine Leitung ist eine
"verdammte" Kapazität. Swichtnode muss so klein wie möglich sein, um
deine Kapazität zu minimieren. Das killt dir nicht nur Effizenz sondern
sorgt auch für EM-Noise. Muss net sein.
Hi,
vielen Dank für eure Tipps!
Michael H. schrieb:> 2. Schmeiss den ELKO raus. Verbraucht zuviel Platz. Zumal ist der an der> vollkommnen falsche stelle. MLCC rein. (Ist ja "nur" die> Eingangsspannung, die muss ja nicht so sauber sein.) Zudem kannst Du> den Elko ganz geschickt an die Seite verfrachten und dann gammelt er> nicht im Weg rum.
Bei der Wahl des Elkos habe ich mich am Datenblatt orientiert was an
dieser Stelle sagt "470µF Aluminium Electrolytic..."
> 4. Unter Spulen keine Masseflächen. Das ist eine Induktionsheizung und> killt effizenz.
Okay, ist berücksichtigt
> 5. Kühle deinen IC besser. Perforiere die Massefläche so weit wie> möglich.
Hm, fast das ganze Cu unter dem Regler gehört zum Pad. Da habe ich mich
nicht getraut Vias rein zu machen, ich kann höchstens welche drumm herum
setzen.
Michael H. schrieb:> 2. 12V idealerweise ausenherum als Ring legen.
Da verstehe ich nicht warum, kannst du da eine Erklärung für liefern?
Michael H. schrieb:> Andere Hinweise: Deine Diode sieht relativ modern aus, schau aber dass> Sie eine geringe Kapazität hat, das verhagelt auch gerne die Effizenz.
Es sind VS-50WQ03FNPBF (5,5A shottky rectifier) mit 590pF (DB:
http://www.farnell.com/datasheets/33908.pdf)
Kann leider nicht einschätzen ob das jetzt gut oder schlecht ist...
---
In Anhang befindet sich eine aktualisierte Version, die habe ich leider
gemacht bevor ich eure Tipps hier gelesen habe, ich werde das also
nochmal verändern.
lg
Bauteiltöter schrieb:> Bei der Wahl des Elkos habe ich mich am Datenblatt orientiert was an> dieser Stelle sagt "470µF Aluminium Electrolytic..."
Ja, die lassen sich im Datenblatt richtig darüber aus...
Auf der einen Seite fordern sie geringsten ESR und empfehlen dann
Tantal-SMD....
Ich denke mal eine 4-Lagen-Leiterplatte ist für dieses alte Teil wie
Perlen vor die Säue werfen.
Such dir einen neueren Schaltregler aus.
590pF ist schon viel. PMEGs ("Planar mega efficiency diodes" von NXP)
haben so typisch 55pF. Brauchst Du wirklich eine 5A Diode?
Der Tipp mit neuen Schaltregler raussuchen: Da stimme ich zu. Schau dir
mal den an: http://www.onsemi.com/PowerSolutions/product.do?id=NCP3170
Ich wette damit bist Du deutlich preislich günstiger als mit einer
antiquierten SimplerSwitcher Lösung. Viel Spass beim neu machen!
Nachtrag zu dem 12V Ring: Nur zur Schirmung gedacht, ist so ein bisschen
Vodoo-Glaube...
Michael H. schrieb:> 590pF ist schon viel. PMEGs ("Planar mega efficiency diodes" von> NXP)> haben so typisch 55pF. Brauchst Du wirklich eine 5A Diode?>> Der Tipp mit neuen Schaltregler raussuchen: Da stimme ich zu. Schau dir> mal den an: http://www.onsemi.com/PowerSolutions/product.do?id=NCP3170
Hi,
vielen Dank für den Tipp!
Ich werde das Layout auf den MCP3170 umbauen und dabei direkt noch eine
andere Diode einsetzten.
Ich melde mich wenn das abgeschlossen ist nochmal ;)
Ich hoffe Du meinst den NCP3170.
Hinweis: Nutz das Online Simulationstool. Zur Info, mein Schematics, die
sind bei mir aber immer ein bisschen Kaotisch...
Hi
Michael H. schrieb:> Ich hoffe Du meinst den NCP3170.
ja natürlich, nur ein Schreibfehler.
Beim Schaltplan habe ich mit weitgehend an die Vorgabe des Simulators
gehalten, nur die Eingangs- und Ausgangskondenseatoren machen mir
sorgen.
Die sind als 6.8µF 5mOhm (C1) und 15µF 5mOhm (C3) angegeben, ich habe
Tantal eingeplant, die haben jedoch einen deutlich höheren ESR. Geht das
so in Ordnung?
Desweiteren habe ich das neue Layout angehängt, soll ich die Massefläche
unter L1 wieder wegmachen?
Ich habe die GND-Lage wieder rund um den Schaltregler unterbrochen
(ausnahme unten links, siehe grüne Linie). Ist das Okay so oder sollte
ich das weg lassen/anders machen?
Die Kondensatoren und Widerstände im Feedback-Zweig sind auf dem
Bottom-Layer, ist das so okay?
lg
Michael H. schrieb:> asd schrieb:>> gerade das mit der Spule geht mir nicht ein, denn gerade der Strom durch>> die Spule ändert sich nicht sprunghaft sondern eher gemächlich.>> So gesehen sind kurze Wege nur bei Eingangs-C, Schaltregler und Diode>> entscheidend.>> Die Spannung ändert sich aber sprunghaft, und deine Leitung ist eine> "verdammte" Kapazität. Swichtnode muss so klein wie möglich sein, um> deine Kapazität zu minimieren. Das killt dir nicht nur Effizenz sondern> sorgt auch für EM-Noise. Muss net sein.
Die Spannung an der Spule ist doch herzlich egal.
Es geht um das Feld, das die Spule umgibt.
Denn das koppelt in die Schaltung und stört.
Bauteiltöter schrieb:> Die sind als 6.8µF 5mOhm (C1) und 15µF 5mOhm (C3) angegeben, ich habe> Tantal eingeplant, die haben jedoch einen deutlich höheren ESR. Geht das> so in Ordnung?
Nein, nimm Keramik, MLCC. Da darf man auch gerne mehrere parallel
schalten wenn man die hohen Kapazitätswerte nicht bekommt.
Entschuldigung das ich mich jetzt erst wieder melde
... schrieb:> Nein, nimm Keramik, MLCC. Da darf man auch gerne mehrere parallel> schalten wenn man die hohen Kapazitätswerte nicht bekommt.
Ich habe die beiden Kondensatoren gegen MLCC getauscht, die gibt es
sogar im fast gleichen Gehäuse, das Layout hat sich also nicht geändert.
Gibt es sonst noch etwas was ich beachten muss?
Soll ich die Massefläche unter der Spule weg lassen?
Und was ist mit der VCC-Fläche? zur Zeit habe ich die unter dem ganzen
Regler weg gelassen. Ist das so okay?
lg
Du könntest die Fläche rechts unten noch zum Kühlen nutzen, indem Du von
Pin 7 (PG-output) eine offene Leiterbahn legst.
Mit Pin 6 kannst Du auch noch ein wenig Wärme abziehen.
Bei Pin 1 und 8 noch mehrere Vias.
Die Gnd-Leitung vom Stecker könnte breiter werden, ebenso die
+12V-Leitung.
Unter der Spule kannst Du ein kleines Quadrat freilegen.
Auf dem blauen Layer ist ja fast kein Kupfer, nutze es ebenfalls zum
Abziehen von Wärme, dabei auch an die Spule und Cs denken, die werden
auch warm.
Auf der blauen Seite können auch noch ein paar Puffer-Cs platziert
werden.
(12V und 3.3V). Z.B. könntest Du in der Mitte des ICs mit einem Via die
12V auf die blaue Seite bringen und dort nochmal puffern.
Vias bringen mehr, wenn sie mit Zinn gefüllt werden, sonst kleiner
machen, damit weniger Kupfer "verschwindet".
Du hast gar nicht gesagt, wieviel A geliefert werden sollen.
Was haben eigentlich immer alle mit Massefläche unter der Spule
weglassen?
Ich hab schon so manche Referenzdesigns von großen Herstellern gesehen
wo das nicht gemacht wurde und es funktioniert dennoch wunderbar.
Ich konnte auch bisher keine Probleme bei meinen Layouts mit
durchgängiger Massefläche feststellen.
Kennt jemand evtl. Literatur wo mit Messergebnissen(!) gezeigt wird was
das für Auswirkungen hat wenn man die Massefläche unter der Induktivität
entfernt? Ich würde sagen bei (geschlossenen) geschirmten Induktivitäten
ist das völlig egal...
eProfi schrieb:> Du könntest die Fläche rechts unten noch zum Kühlen nutzen, indem Du von>[...]>> Auf dem blauen Layer ist ja fast kein Kupfer, nutze es ebenfalls zum> Abziehen von Wärme, dabei auch an die Spule und Cs denken, die werden
Vielen Dank für die vielen Tipps, ich habe mal versucht das umzusetzen.
eProfi schrieb:> Auf der blauen Seite können auch noch ein paar Puffer-Cs platziert> werden.> (12V und 3.3V). Z.B. könntest Du in der Mitte des ICs mit einem Via die> 12V auf die blaue Seite bringen und dort nochmal puffern.
Hm soll ich da einfach noch MLCCs rein setzen? Wenn ja, welche Werte?
Weil der Simulator war eigentlich relativ klar: "6.8µF + 10nF". Ich habe
zu wenig Erfahrung mit Schaltreglern um das zu beurteilen, kann ich da
einfach noch z.B. einen zweiten von den 3.8µF-MLCCs auf die Unterseite
tun?
eProfi schrieb:> Vias bringen mehr, wenn sie mit Zinn gefüllt werden, sonst kleiner> machen, damit weniger Kupfer "verschwindet".
Mit Zinn füllen geht leider nicht.
eProfi schrieb:> Du hast gar nicht gesagt, wieviel A geliefert werden sollen.
Ups stimmt, es handelt sich um ~ 1,5A maximal bei 3,3V. Vin sind
ziemlich saubere 12V.
Lg
Bauteiltöter schrieb:> 2. Kann ich auf dem Bottom Layer guten Gewissens andere Schaltungsteile> aufbauen?
Andere? Nein, wenn es nicht gerade irgendwelche lahmen Leistungsdinger
sind.
> Kann ich da sogar einen zweiten Schaltregler hinsetzen?
Ja, wenn du dafür sorgst, dass die beiden Regler sich nicht in die
Feedback- oder sonstige sensible Signalleitungen einkopplen...
> Ich habe die beiden Kondensatoren gegen MLCC getauscht
Das mit dem Derating über die Spannung ist dir bekannt?
Grendel schrieb:> Kennt jemand evtl. Literatur wo mit Messergebnissen(!) gezeigt wird was> das für Auswirkungen hat wenn man die Massefläche unter der Induktivität> entfernt?
Ja. Ich finde sie nur gerade nicht. Aber bei Coiltronics (und sicher
auch bei anderen) wurden Untersuchungen gemacht, wie weit das Magnetfeld
in und durch die Platine dringt.
> Ich würde sagen bei (geschlossenen) geschirmten Induktivitäten> ist das völlig egal...
Leider nicht ganz...
> Was haben eigentlich immer alle mit Massefläche unter der Spule> weglassen? Ich hab schon so manche Referenzdesigns von großen> Herstellern gesehen wo das nicht gemacht wurde
Glückwunsch. Ich habe auch schon einige vermurkste Referenzdesigns
gesehen, die offenbar der Pranktikant gemacht hat... :-o
> Ich konnte auch bisher keine Probleme bei meinen Layouts mit> durchgängiger Massefläche feststellen.
Würth hat das auf seinen EMV-Seminaren aber glaubhaft anders
dargestellt.
Lothar Miller schrieb:> Ja, wenn du dafür sorgst, dass die beiden Regler sich nicht in die> Feedback- oder sonstige sensible Signalleitungen einkopplen...
Das hat sich sowieso erledigt, unter den Schaltregler kommt nix anderes.
Lothar Miller schrieb:>> Ich habe die beiden Kondensatoren gegen MLCC getauscht> Das mit dem Derating über die Spannung ist dir bekannt?
Der Begriff selber sagt mir jetzt nichts, aber ist damit gemeint dass
man die Spannungsfestigkeit um einen großen Faktor überdimensionieren
sollte? Wenn ja: Das ist geschehen. Am Eingang (12V) hängt ein 50V MLCC
(TDK - CGA6P3X7S1H685K250AB
http://de.farnell.com/tdk/cga6p3x7s1h685k250ab/kondensator-6-8uf-1210-50v-10/dp/2211161?Ntt=CGA6P3X7S1H685K250AB
) und am Ausgang (3,3V) ein 16V MLCC (TDK - CGA6P3X7R1C156M250AB
http://de.farnell.com/tdk/cga6p3x7r1c156m250ab/kondensator-15uf-1210-16v-20/dp/2211156?Ntt=CGA6P3X7R1C156M250AB)
Lothar Miller schrieb:> Ja. Ich finde sie nur gerade nicht. Aber bei Coiltronics (und sicher> auch bei anderen) wurden Untersuchungen gemacht, wie weit das Magnetfeld> in und durch die Platine dringt.
Okay ich habe die Massefläche unter der Spule ausgespart (Grünes
Rechteck)
Bauteiltöter schrieb:>> Das mit dem Derating über die Spannung ist dir bekannt?> Der Begriff selber sagt mir jetzt nichts, aber ist damit gemeint dass> man die Spannungsfestigkeit um einen großen Faktor überdimensionieren> sollte?
Die Kapazität eines MLCC wird mit ca. 1V gemessen und kann abhängig vom
Dielektrikum bei der Maximalspannung dann auf ein Viertel oder noch
weiter abgesunken sein...
> Wenn ja: Das ist geschehen.
Gut, denn die X7R und X7S Kondensatoren, die du verwendest haben genau
so ein spannungsempfindliches Dielektrikum.
http://www.ece.ucdavis.edu/vcl/asap/asap_v1/docs/X7R_C.pdfhttp://www.niccomp.com/help/VoltageCoefficientofCapacitors-032012-R1.pdf
Da würde ein wenig mehr Kapazität auch nicht schaden (bei Eingangs- und
Ausgangskondensatoren am Schaltregler ist das problemlos möglich).
Lothar Miller schrieb:> Die Kapazität eines MLCC wird mit ca. 1V gemessen und kann abhängig vom> Dielektrikum bei der Maximalspannung dann auf ein Viertel oder noch> weiter abgesunken sein...
Ist doch Grütze obwohl ich das bei deiner Nachfrage schon vermutet habe
:/
Im Datenblatt von den Kondensator direkt steht NIX dazu drin, kein Wort.
ARGS
Das 2. von dir verlinkte PDF habe ich auch grade gefunden.
Bei einem 50V-X7R-Kondensator geben die bei 12V ~ -20% an. Ich würde
dann 10µF / 50V am Eingang nehmen (+50%) und 22µF / 16V am Ausgang
(+45%)
Lothar Miller schrieb:>> Was haben eigentlich immer alle mit Massefläche unter der Spule>> weglassen? Ich hab schon so manche Referenzdesigns von großen>> Herstellern gesehen wo das nicht gemacht wurde> Glückwunsch. Ich habe auch schon einige vermurkste Referenzdesigns> gesehen, die offenbar der Pranktikant gemacht hat... :-o
Wenn dann wäre es aber ein guter Praktikant gewesen ;-)
Da war z.B. ein 8 Lagen Board mit fettem Applikationsprozessor und 6
Schaltreglern. Da war keine der beiden GND Lagen direkt unter den
Induktivitäten irgendwo zerschnitten.
Wäre auch ungünstig gewesen da direkt darunter auch teils kritische
Signale verliefen.
Und dann sind da noch z.B. die großen FPGA Evalboards von Xilinx die
sicher 10 Schaltreglermodule mit interner Induktivität drauf haben -
unter denen wird auch nie irgendwo was ausgespart (und auf den Platinen
ist nen CE Zeichen drauf).
Habe auch in Consumer Produkten schon die von Reinhard weiter oben
vorgeschlagene "Induktivität oben, Schaltreglerbaustein unten" Bauweise
gesehen. Da MUSS irgendwo ne Massefläche dazwischen gewesen sein ;-)
Grendel schrieb:> ein 8 Lagen Board mit fettem Applikationsprozessor und 6 Schaltreglern.> Da war keine der beiden GND Lagen direkt unter den Induktivitäten> irgendwo zerschnitten.> Wäre auch ungünstig gewesen da direkt darunter auch teils kritische> Signale verliefen.
Man kann, wenn man weiß was man macht, das elektrische Feld der Spule
mit einer Masselage abfangen und dann darunter noch Signale verlegen.
Was aber eine Massefläche nicht abfangen kann sind die magnetischen
Felder, und hier muss dann die Spule schon gut geschirmt sein, dass
nichts in diese Signalleitungen einkoppelt. Da sollte man auf jeden Fall
2 Mal drauf schauen...
> Und dann sind da noch z.B. die großen FPGA Evalboards von Xilinx die> sicher 10 Schaltreglermodule mit interner Induktivität drauf haben -> unter denen wird auch nie irgendwo was ausgespart (und auf den Platinen> ist nen CE Zeichen drauf).
Die relevante Eindringtiefe aus der geschirmten Spule heraus beträgt
gerade so 2-3mm. Mit einem Reglermodul wie dem folgenden auf der
Platine wirst du also kaum ein Problem bekommen:
http://uk.tdk-lambda.com/public/product_details.aspx?scid=320http://www.lineagepower.com/oem/dlynx-series-smt.html> Habe auch in Consumer Produkten schon die von Reinhard weiter oben> vorgeschlagene "Induktivität oben, Schaltreglerbaustein unten" Bauweise> gesehen. Da MUSS irgendwo ne Massefläche dazwischen gewesen sein
Das ist durchaus eine gute Möglichkeit, um einen Regler kompakt
aufzubauen. Nur sollte man die in diese Masse eingekoppelten Störungen
dann auch lokal halten, und nicht die Masse einfach quer über die
Platine fluten...
Lothar Miller schrieb:> Was aber eine Massefläche nicht abfangen kann sind die magnetischen> Felder, und hier muss dann die Spule schon gut geschirmt sein, dass> nichts in diese Signalleitungen einkoppelt. Da sollte man auf jeden Fall> 2 Mal drauf schauen...
Jep das stimmt wohl.
Schlecht geschirmt sehen die Spulen auf den angesprochenen Platinen
jedenfalls nicht aus - ist von aussen nur Ferrit und die beiden
Anschlusspads zu sehen.
Lothar Miller schrieb:> Die relevante Eindringtiefe aus der geschirmten Spule heraus beträgt> gerade so 2-3mm. Mit einem Reglermodul wie dem folgenden auf der> Platine wirst du also kaum ein Problem bekommen:
Die Module die ich meinte sind etwas dickere QFNs also Platikgehäuse und
nur 2.8mm flach, z.B. TPS84620. Da ist der Abstand Induktivität ->
Masselage eher weniger als 1mm (im Referenzdesign ist sogar die
Aussenlage direkt unter dem Modul GND).
Aha, das schaut schon viel schöner aus.
> Hm soll ich da einfach noch MLCCs rein setzen?
Ja genau, in der Zeichnung sind ja auf der blauen Seite am Ausgang die
Pads für einen beispielhaft eingezeichnet.
> Wenn ja, welche Werte?
Verschiedene, denn dann haben sie auch verschiedene Resonanzfrequenzen.
Nimm mal zusätzlich 47n und 1µ, jeweils für 3,3 und 12V.
Warum hast Du die blaue Fläche nicht nach links bis zu den 3
Ausgangsleitungen rübergezogen? bzw. generell die Flächen nicht ganz bis
zu den Rändern (z.B. beim 12V-Stecker).
Außerdem würde ich die diversen schrägen Kanten (z.B. rot unter und
links von C1) wegbügeln. Einfach grade rüber bzw. runter.
> Okay ich habe die Massefläche unter der Spule ausgespart> (Grünes Rechteck).
Flächen sind nicht so gerne gesehen, aber es spricht nichts gegen (hier
vertikale) Streifen mit ganz dünnen Abständen ---> kein Wirbelstrom.
Die Vias könnten einheitlich dünn sein. Rechts unten (Fläche von Pin 7)
genügen auch weniger.
Beim Löten auf den dicken Flächen muss man schon gut vorheizen!
Evtl. bei den kleinen Bauteilen (R1, C6, C7) Thermals verwenden.
Hi,
vielen Dank für deine zahlreichen Tipps!
egal schrieb:> Verschiedene, denn dann haben sie auch verschiedene Resonanzfrequenzen.> Nimm mal zusätzlich 47n und 1µ, jeweils für 3,3 und 12V.
Hab ich eingebaut
egal schrieb:> Warum hast Du die blaue Fläche nicht nach links bis zu den 3> Ausgangsleitungen rübergezogen? bzw. generell die Flächen nicht ganz bis> zu den Rändern (z.B. beim 12V-Stecker).
Hm gute Frage, habe das mal geändert.
Bis ganz an den Platinenrand habe ich das Kupfer nicht gezogen weil der
Platinenfertiger das bestimmt nicht gerne hat. Habs aber nochmal
deutlich verlängert.
egal schrieb:> Außerdem würde ich die diversen schrägen Kanten (z.B. rot unter und> links von C1) wegbügeln. Einfach grade rüber bzw. runter.
Jop ist begradigt - wurde aber von den Thermals wieder ein bisschen
zerlegt.
egal schrieb:> Beim Löten auf den dicken Flächen muss man schon gut vorheizen!> Evtl. bei den kleinen Bauteilen (R1, C6, C7) Thermals verwenden.
Das ganze wird direkt von PCB-Pool Bestückt und dort mit einer
Dampfphase gelötet.
Habe erstmal grade Testweise alles per 0,5mm-Thermals angeschlossen, das
hat auch den Vorteil dass man jetzt wieder sieht wo denn die Pads sind.
Muss jetzt mal gucken wie genau das in Altium geht dass ich nur manche
Pads per Thermals anbinde, dann werde ich nur die 0805 und den SOIC so
anbinden, ich rechne da bei Dampfphase eigentlich nicht mit großen
Problemen - oder?
lg
Pete K. schrieb:> Also beim Chinesen gibt es den LM2596-5 auf Modul ab 1$. Lohnt> sich da> noch ein Selbstbau?
Vom LM2596 bin ich ja schon weg, doch der Selbstbau lohnt sich da der
Regler ja nur ein kleines Stück der Platine ist.
Da ist noch ein Cortex-M4, Ethernet, LCD und ein duzend Steckverbinder
für weitere Peripherie drauf. Daher auch 4 Lagen.
Wenn ich schon ~1000€ für 5 Platinen, Bestückung und Bauteile ausgebe
kann ich den Regler auch direkt mit integrieren ;)
Pete K. schrieb:> Also beim Chinesen gibt es den LM2596-5 auf Modul ab 1$. Lohnt sich da> noch ein Selbstbau?
Auch das Modul muss man auf der Leiterplatte unterbringen. Es handelt
sich ja nicht um ein separates Netzteil.
Gruss Reinhard
Die vielen Thermals (vor allem am IC) verschlechtern die Wärmeableitung.
Deswegen hatte ich ja nur von den kleinen passiven Bauteilen gesprochen.
Da hat mir die vorige Version teilweise besser gefallen.
Ich denke, das Löten klappt schon. Gut vorheizen.
Die blauen Linien unter der Drossel waren anders gemeint:
- dickere Bahnen und dünnere Zwischenräume
- unten ein dicker Verteiler (wie ein Kamm)
- so weit hinauf wie es geht
- oben offen, damit keine kurzgeschlossene Windung entsteht.
Einige Punkte sind noch nicht umgesetzt:
- Die Vias könnten einheitlich dünn sein.
- Rechts unten (Fläche von Pin 7) genügen auch weniger.
In der Nähe des 12V-Anschlusses hätte noch ein C Platz.
Wie gesagt, es sind nur noch Feinheiten, die Schaltung wird sicher so
auch gut funktionieren.
Guten Morgen,
eProfi schrieb:> Die vielen Thermals (vor allem am IC) verschlechtern die Wärmeableitung.> Deswegen hatte ich ja nur von den kleinen passiven Bauteilen gesprochen.
Das habe ich geändert sobald ich heraus gefunden habe wie das in Altium
funktioniert - siehe Bilder.
eProfi schrieb:> Die blauen Linien unter der Drossel waren anders gemeint:
So wie es jetzt ist?
eProfi schrieb:> - Die Vias könnten einheitlich dünn sein.> - Rechts unten (Fläche von Pin 7) genügen auch weniger.
Habe ich jetzt umgesetzt, vielen vielen Dank für deine Tipps!
Reinhard Kern schrieb:>> Also beim Chinesen gibt es den LM2596-5 auf Modul ab 1$. Lohnt sich da>> noch ein Selbstbau?>> Auch das Modul muss man auf der Leiterplatte unterbringen. Es handelt> sich ja nicht um ein separates Netzteil.
Ja stimmt da hast du natürlich recht. Allerdings gibt es auch Produkte,
da möchte man keine kleinen Platinen aus China/Ebay drinnen finden. Auch
(oder gerade?) wenn es ein
Schau-Mal-was-wir-können-wenn-du-es-kaufen-willst-entwickeln-wir-es-weit
er-Prototyp ist :P
lg
schaltplan2.PNG
(7,4 KB)
layout2.PNG
(78 KB)
schaltplan1.PNG
(8,2 KB)
layout1.PNG
(74 KB)
