Gast
#3400929
Gibt es in Verilog 2001 einen Befehl die länge eines Parameters in Bit auszulesen z.B. $bits()? (Ist anscheint eine Systemveriolog funktion)
Nein. Das ist nur einer der Gründe, weshalb es sich lohnt SystemVerilog auch zum Entwurf einzusetzen, und nicht nur als Verilog+Verifikation zu sehen.
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.