Bits von Variable/Parameter auslesen

[Klaus (Gast)]

Gibt es in Verilog 2001 einen Befehl die länge eines Parameters in Bit 
auszulesen z.B. $bits()? (Ist anscheint eine Systemveriolog funktion)

[Marcus H. (mharnisch)]

Nein. Das ist nur einer der Gründe, weshalb es sich lohnt SystemVerilog 
auch zum Entwurf einzusetzen, und nicht nur als Verilog+Verifikation zu 
sehen.