Hi,
habe eine Platine mit 4 Layern fertigen lassen. Ober- und Unterseite
werden bestückt. Ein Layer ist die Massefläche, ein Layer
Versorgungsspannung. Beim Bestücken habe ich einen Kurzschluss zwischen
diesen Flächen festgestellt. Auf der Platine führen einige Vias zu
diesen Flächen... Habe wieder alle Bauteile abgelötet, die als Ursache
in Frage kämen... Platine ist elektisch vom Hersteller getestet. Im
Layout kann ich keine Fehler finden.
Habe versucht den Ort des Kurzschlusses mit einer Vierpunktmessung zu
finden... aber das funktioniert leider nicht wie gedacht. Das einzige
was ich dabei feststellen konnte, dass ich zwischen zwei Vias der
Massefläche eine Spannung von 1mV gemessen habe und zwischen einem Via
der Massefläche und einem Via der Versorgungsfläche eine Spannung von
4mV. Mein Schluss daraus ist ein erhöhter Übergangswiderstand zwischen
den beiden Flächen.
Habe die Platine unter dem Mikroskop untersucht und kann einfach keine
Verbindung feststellen.
Hat jemand Ideen oder Tips wie ich noch vorgehen könnte? Das wäre
klasse! Bin seit Stunden am Suchen und versteht die Welt langsam nicht
mehr...
Ich hatte mal das Problem, das eine Buchse Langlöcher hatte, die keinen
restrict-Bereich in den Innenlagen hatten und damit diese kurz
schlossen.
-> Isolate auf den Innenlagen von Bohrungen/Durchkontaktierungen/Vias
checken.
Danke für den Tip! So etwas in der Art könnte ich mir auch vorstellen...
Die Einstellungen für Isolate kann ich aber nur für das Polygon in
diesem Layer in Eagle machen und nicht für die Vias oder?
Felix schrieb:> Beim Bestücken habe ich einen Kurzschluss zwischen> diesen Flächen festgestellt.
Dann würde ich als ERSTES die Fertigungs-Unterlagen (Gerber) nochmal
ganz sorgfältig prüfen, ob auch alle Pads und Bohrungen soweit wie nötig
freigestellt sind. Eine Möglichkeit sind auch Befestigungsbohrungen, die
man später selbst aufgebohrt hat - das geht bei Multilayern eben nicht!
Spätestens wenn man eine Schraube durchsteckt, hat man die Möglichkeit
für einen satten Kurzschluss, und wenn man Pech hat tritt der erst beim
Kunden auf.
Gruss Reinhard
Danke.
Habe mir die Gerberdatei nochmal angeschaut. Die Bohrungen sind durch
die Isolate-Einstellungen der Polygone freigestellt. Sie wurden direkt
bei der Herstellung gebohrt.
Ich bin daher immernoch Ratlos wo der Fehler sich versteckt haben
könnte. Würde mich über weitere Ideen freuen!
Die Platine ist sowieso hin. Also dicken Akku nehmen und wie schon
erwähnt mal nen kurzen produzieren. Die heisseste Stelle auf der Platine
wird dein Kurzschluss sein. Wenns zuviel Strom ist knallts evtl. Also
brille aufsetzen. Oder Strom regeln wende kannst. Is zwar derbe aber so
konnte ich mal eine platine "retten". Bei mir hat das nur mit dickem
akku geklappt. Mein netzteil hatte nicht genug power.
Leg einfach mal einen konstanten kleineren Strom an. Dann wird die
Stelle des Schlusses meist warm, was man erfühlen oder mit einem
Infrarotthermometer oder Wärmebildkamer messen kann.
Es war eine alte Platine die urplötzlich ihren Geist aufgegeben hatte.
Irgendwie evtl. Durch Feuchtigkeit ist eine kräftige Verbindung zwischen
2 Bahnen entstanden. Die habe ich dann weggebrannt und mit dem Dremel
entfernt.
Du kennst deine Platine also fang mit kleinem Strom an und schau nach
der Temperatur.
Hallo,
wenn du irgendwo eine Wärmebildkamera hast kannst du die auch dazu
benutzen und musst den Strom nicht so hoch drehen das du wirklich was
fühlst.
Du könntest dieses Programm mal ausprobieren: http://www.zofzpcb.com/
Dort kannst du dir 1. die Platine nochmal genauer anschauen. 2. Gibt es
ein Highligh-Mode mit dem man verbundene Flächen aufzeigen kann.
Wie Vorredner bereits gesagt habe ist viel Strom oft die Loesung.
Aus meiner Erfahrung liegt es meist daran, das im Bereich der Vias durch
den Versatz der einzelnen Lagen beim Verpressen leicht Kurzschluesse
entstehen, wenn man z.B. Polygone nur mit minimalen Freistellungen
verwendet.
Als erstes solltest Du mal eine unbestueckte Platine nehmen und schauen,
ob der Kurzschluss auch dort vorhanden ist. Als naechstes mit einem
Netzgeraet Strom aufbringen. Meist sind mehrere Ampere noetig. Ein
Netzgeraet hat in jedem Fall den Vorteil, dass man den gewuenschten
Maximalstrom begrenzen kann. Der Tipp mit der Waermeentwicklung ist gut.
Wenn Du diese bei der bestromten Platine messen oder fuehlen kanst, hast
Du schon fast gewonnen.
Viel Erfolg!
Ich hatte auch mal so einen Fall, satter Kurzschluss zwischen GND und
VCC Lage. Vierdrahtmessung? Fehlanazeige. Also hab ich die oberen Layer
an einer Stelle abgeschliffen und die Innenlagen flächig über Kupferband
kontaktiert. Mit 100A++ aus einem selbstgebauten Schweißtrafo konnte man
die Stelle nur ganz grob lokalisieren auch mit Wärmebildkamera. Der
Trick war am Ende, den Strom nochmal höher zu schrauben (ich hatte
zufällig ein 370A Hochstromnetzteil zur Verfügung) und nur kurz zu
pulsen. Da hat man die VIAs sehr präzise umrandet leuchten sehen, nach
wenigen Sekunden war aber schon wieder ein vermatschter Wärmefleck da.
letztendlich war es ein Fehler in den CAD- und Gerberdaten, es wurde
nach einer Layoutänderung vergessen, die Masseflächen neu zu berechnen
:-0.
Den Fehler bei gefrästen Langlöchern mit fehlenden Freiflächen auf den
Innenlagen hatte ich bei Eagle auch schon.
Felix schrieb:> Kann ja sein, dass der Fehler doch im Layout liegt...
Kann sein, aber wenn du es nicht zeigst - wie soll das hier einer sehen.
(Am besten dir BRD-Datei, die du als Basis für die Fertigung verwendet
hast)
Falk Brunner schrieb:> es wurde> nach einer Layoutänderung vergessen, die Masseflächen neu zu berechnen> :-0.
Das müsste der abschliessende DRC aufdecken, auf den man nie verzichten
darf - dagegen kann eine elektrische Prüfung beim LP-Hersteller so einen
Fehler nicht finden, weil sie ja schon von falschen Daten ausgeht. Wenn
in den Gerberdaten eine Verbindung da ist, dann ist das für den Tester
ok, die tatsächlichen Absichten des Layouters sind dem Gerät nicht
zugänglich, jedenfalls nicht, solange man nicht eine korrekte Netzliste
für die Prüfung mitliefert, was bisher nicht üblich ist.
Gruss Reinhard
Vielen Dank für die Ideen! Der Tip mit der Wärmemessung gefällt mir.
Aber da braucht man doch nicht wirklich 370 A oder? Ich wäre da jetzt
mal mit ca. 1 A rangegangen. Wärmebildkamera habe ich nicht, die müsste
ich mir zuerst organisieren.
Kommt auf den kurzschluss an. Mein kurzschluss war so satt das 10A nicht
gereicht haben. Und wie du bei Falk gelesen hast warns bei Ihm noch ein
wenig mehr. Am Ende landest du halt beim Lipo und Brille ;)
Vielleicht geht bei 1A und fühlen mit der Oberlippe.
Die is recht empfindlich. Aber Vorsicht. Sons hängt se fest ;)
Also, ich hänge bei sowas eine Halogenbirne in Reihe, zur
Strombegrenzung. Ein kleiner Kurzschluss ist dann weg. Ansonsten ist
kurz und schmerzlos aber besser: Akku. Langsam zu lange erwärmen führt
u.U. zu mehr Schaden.
@ Felix (Gast)
>Aber da braucht man doch nicht wirklich 370 A oder?
Nein, aber mit ner handvoll wird da nicht viel.
P = I^2 x R
Bei 10A und 10mOhm sind das gerade mal 1W, und 10mOhm sind für einen
satten Kurschluss eher viel, rechne mal mit deutlich weniger.
Noch ein paar Tipps:
Es dürfen natürlich keine Bauelemente mehr an der Leiterbahn hängen, die
die Spannung nicht vertragen.
Die Kabel zum Kurzschließen vorher anlöten. Sonst gibt's Brandstellen,
da, wo du die Kabel dran hältst.
Ich fand die Kurzschluesse bisher mit dem Millivolt messen. Das geht
auch mit kleinen Spannungen udnd kleinen Stroemen, mit den Bauteilen
drauf. Setze das Netzteil auf 1V & 1A . Man muss sich nur einen OpAmp
goennen, der bei kleinem Offset mit 1000+ multipliziert. Eine kleine
Leiterplatte ..
bei mir ersetzt die Oberlippe die fehlende Wärmebildkamera.
Sieht zwar dämlich aus, aber ich erkenne damit Temperaturunterschiede
von unter einem Grad.
Kurzschluss gefunden :-) Habe nochmal jede Warnung im DRC durchgegangen
und eine Leiterbahn gefunden, die die Masse und VCC verbunden hat.
Leiterbahn aufgetrennt - Kurzschluss weg! Keine Ahnung wie das passieren
konnte... Danke für die vielen Tips!
Felix schrieb:> Insgesamt auf allen Layern: 4000 Fehler. Wobei ich natürlich nur so> lange gesucht habe bis ich den Fehler hatte ;-)
Also wenn Du wirklich 4000 Fehler hattest und diese ignoriert hast, dann
geschieht Dir das aber auch Recht ;-)
Stimmt... ich hätte eigentilch die 3999 Fehler (die eigentlich keine
Fehler sondern nur Warnungen sind) billigen müssen, dann hätte ich nur
einen Fehler im DRC gehabt ;-)
Was waren denn das für Warnungen?
Häufig sind bei Eagle ja Stopmask-Fehler, weil irgendeine Beschriftung
im Name- oder Place-Layer in ein Pad hineinragt. Wenn man aber den
Stoplayer ausblendet, stören diese nicht weiter (in der Fertigung werden
die ohnehin maskiert).
Mein Problem ist mal gewesen, dass ich an einem Signal zwei verschieden
große Clearances brauchte. Das habe ich über ein Pseudo-Bauteil, das aus
zwei sich berührenden Pads besteht, gelöst. Das führt zum Ziel,
produziert aber seinerseits einen Clearance-Fehler, den man billigen
muss.
>Stimmt... ich hätte eigentilch die 3999 Fehler (die eigentlich keine>Fehler sondern nur Warnungen sind) billigen müssen, dann hätte ich nur>einen Fehler im DRC gehabt ;-)
Ich empfinde es als Gegensatz, einerseits hier zu fragen, wie Du den
Kurzschluss finden kannst und andererseits Witze darüber zu machen, das
Du Warnungen oder Fehler ignorierst.
Bedenke bitte, das Dir hier freiwillig und kostenlos geholfen wird. Es
ist nicht gerade motivierend, nach einer Reihe von Beiträgen zu
erfahren, dass Du unter Umständen den Fehler bei sorgfältiger Arbeit
selbst hättest vermeiden können.
Da es ja offen ist, ob es nun wirklich daran lag, wäre zumindest eine
gewisse "Sensibilität" angebracht gewesen. Nicht aber die Äusserung die,
zumindest bei mir, als das provokative "ist mir doch egal" ankommt.
spontan schrieb:> Hat der Leiterplattenfertiger keinen DRC machen können oder wollen?
Selbst wenn, er kann den Fehler ja nicht finden - siehe meine Antwort
vom 9.
Man kann halt auch nicht immer jemand anderen finden, der Schuld ist.
Felix ist immerhin ehrlich genug zuzugeben, dass er den Fehler selbst
gemacht hat.
Gruss Reinhard
@ Felix (Gast)
>Insgesamt auf allen Layern: 4000 Fehler. Wobei ich natürlich nur so>lange gesucht habe bis ich den Fehler hatte ;-)
Wie bereits mehrfach gesagt, ist so ein Design nicht ernsthaft
produktionsfähig. Es gibt Fehler, die keine sind, z.B. meckert Eagle
immer über die Stopmaske, keine Ahung warum. Aber die Kupferlagen müssen
FEHLERFREI sein! Punkt! Bestenfalls einige wenige Ausnahmen kann man
billigen.
Also den DRC immer mit den relevanten aktiven Layern durchführen und bis
auf NULL Fehler reduzieren.
Es gab von HP mal nen Current Tracer, HP-547A oder so (noch vor der
Ailent-Zeit). Da kannst du ein Signal einspeisen und mit dem Current
tracer verfolgen. Ideal für Kurzschlüsse.
Wo brauchst du das Teil denn? Ich habe so eins, könnte es mal kirz zur
Verfügung stellen.
Ähnliches Gerät war Toneohm von Polar.
Ar_tikel schrieb:> Es gab von HP mal
[...]
> Ähnliches Gerät war
so was gibts auch jetzt noch:
http://www.ttid.co.uk/products-tti/precision/iprober520.htm
Das kann man natürlich auch für anderes benutzen, Strommessung durch
"Handauflegen". Einzigen Nachteil außer dem Preis finde ich die mit 5
MHz etwas enge Bandbreite, für die Analyse von Stromverhältnissen in
Schaltreglern ist das etwas wenig.
