Bits in Vektor in Abh. eines Vektorwertes setzen

Na ganz einfach:

1

schalterausgang(to_integer(unsigned(schalternummer))) <= '1';

Wie baut er das? Die Schalternummer ist ja nur zur Laufzeit bekannt und 
vorkommen können alle (?)  Zieht er mir dann diesen breiten 
case-Konstrukt selber auf?  In der realen Schaltung muss ja jedes der 16 
Ausgangs-FF mit einem enable versehen sein, welches aus dem 
Decoder/Vergleicher kommt.

Die Synthese erzeugt daraus passende kombinatorische Logik. Wie genau, 
das ist doch gar nicht so wichtig. Man kann davon ausgehen, dass in 
solch einfachen Fällen effiziente Hardware generiert wird. Im 
Zweifelsfall einfach mal die Netzliste anschauen.

Der Vorteil von Design auf RTL-Ebene ist doch gerade, dass man sich um 
diese Details meistens gar keine großen Gedanken machen muss. So lange 
man ein Gefühl dafür hat, was die Hardware kann und wie man bestimmte 
Problemarten effizient beschreibt, reicht das in der Regel.

>egal...
Absolut richtig, allerdings war ich einfach der Ansicht, dass dieser 
doch sehr naheliegende Konstrukt nicht ausreicht. Ich werde es 
probieren.