Eagle - Via zu "größer" als in der Libary

Hallo da draußen,

Ich habe ein Problem mit einem Bauteil in Eagle, das sich in der 
BurrBrown.lib befindet.
Es ist ein BUF 634 Baustein im TO220 G5 Gehäuse.

Sobald ich dieses Bauteil auf meine Platine platziere schlagen der DRC 
Check fehl.
Für mich unverständlich ist, das Ränder der Vias wesentlich größer 
aussehen, als ich im Package definiert habe (Bohrung 0,43 und runde 
Kupferfläche 0,5 was ja schon viel zu klein ist!).

Gibt es irgendwo in Eagle ein "Überschreiben" des kleinsten Via Randes?

Beste Grüße aus Berlin, Stefan