|
Anzeige
|
Simulation von Leitungsreflektionen
Gast
#3747232
Kennt jemand ein Programm zur Simulation von Leitungsreflektionen auf PCBs? Oder wird das mit Spice erledigt? Wie müsste man ein Formelmodell anlegen, um es in etwa abzubilden? Aus der Vorlesung sind mit die Ersatzschaltbilder noch in Erinnerung, mit einer fortgesetzten Kette aus R,L,C.
Gast
#3747634
Wir reden von geometrieakuraten Simulationen, oder einem Modell ? Das erste wird teuer.
Gast
#3760416
Ein grobes Modell würde reichen, in das einige Leitungen in Sternverdrahtung eingetragen werden können und das die Reflektionen von eingeleiteten Pulsen simulieren kann. Die Pulse wären bandbegrenzte Rechtecke mit unterschiedlichem Ausgangswiderstand für das Schalten von VCC und GND. Eingeleitet werden zudem Zugriffe auf den Bus von 2 Mastern. Die Abschlusswiderstände sollen untersucht werden, wie man durch Variation vom Ideal bzw Anpassung auf reale Impedanzen / Ausgangstreiber ein Optimum finden kann, also z.B. erste Reflektion auf der Clockleitung wirksam unterdrücken.
Gast
#3761474
Grob simulieren geht mit SPICE (bzw den Progs, die drauf aufsetzen), Microcap. Aber eine ganze PCB in Detail simulieren? Man müsste die einzelnen Leiterzüge v. Hand im o.g. Prog nachbauen, um es zu simulieren (was jede Mange Arbeit und auch sehr fehleranfällig ist). Ansonsten gibt es dafür CADs im 5-6 st. Bereich.
Gast
#3762144
expert schrieb: > zur Simulation von Leitungsreflektionen auf PCBs? Es mag zwar viele "Simulanten" geben, aber je nach Frequenz könnten wahrer Aufbau und Simulation sehr verschieden sein. Das wird nicht einfach. Man könnte aber schon mal grob Länge und Laufzeiten überschlagen?
Gast
#3764490
Ja, so in etwa. Ich möchte z.B. vor allem auch die Auswirkung der Leiterbahnlänge austesten. In pSPICE habe ich nun eine Transmission-Line gefunden. Wie könnte ich die konfigurieren, um verschiedene Wellenwiderstände zu erzeugen? Wichtig wären auch die parasitären Kapazitäten.
Gast
#3764515
ääääh, Leitungslänge? Da hat aber einer von uns beiden etwas falsch verstanden ;-) Agilent bzw. jetzt Keysight hat da ein schönes Applet gebastelt ... http://www.keysight.com/upload/cmc_upload/All/Wave_Propagation_along_a_Transmission_Line.htm?&cc=DE&lc=ger
Gast
#3765305
Hans Dampf schrieb: > ääääh, Leitungslänge? Da hat aber einer von uns beiden etwas falsch > verstanden ;-) Je länger dieLeitung desto später die Reflektion(?9
Gast
#3768350
Es heißt übrigens "Reflexion". http://www.duden.de/suchen/dudenonline/reflektion c-hater schrieb: >> Später kannst du dann z.B. mit dem Debugger schauen, bis wie weit >> herunter dein Bitmuster überschrieben wurde, so eine Art 'Wassermarke' >> oder sowas in der Art. Das war der grösste Stackverbrauch. > > Gefährlicher Ansatz. Hierbei ist nicht sichergestellt, daß der worst > case während der Prüfzeit überhaupt aufgetreten ist. Immer noch besser als die Art, wie es normalerweise ermittelt wird, nämlich gar nicht. >> Andererseits könntest du auf dem PC in deiner Entwicklungsumgebung z.B. >> mit Doxygen oder so einen Callgraph erzeugen lassen und die tiefste >> Verschachtelung von Funktionen bestimmen. > > Schon besser, aber immer noch nur die halbe Miete. Der Stackverbrauch > von Interrupts muß gesondert berücksichtigt werden. Und den Aufwand gibst du dir für jedes Programm? Ups, falscher Thread. Sorry... Antwort schreibenBitte melde dich an, um einen Beitrag zu schreiben. |
Anzeige
|
