Altium: Minimaler VIA Restring auf Split Planes mit DRC prüfen?

AltDesigner Gast #3776601
Lesenswert?
• ▲
▼ 
Hallo Leute,
folgendes Problem:
Die Kupferfreistellungen auf Split Planes (hellblau) sorgen dafür,
dass der VIA-Restring auf der Plane verschwindet (siehe Bild rechts).
Somit ist die Platine nicht produzierbar.

Wie kann ich dieses Problem mit dem DRC abfangen?

Habe es versucht mit "Routing Via Style" oder "Minimum Annular Ring", 
aber beides schlägt nicht an. Und den Via Stack kann man nicht für Split 
Planes anpassen.

Info: Ich benutze AD14

Vielen Dank für jeden der hilft!
Angehängte Dateien:
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Grendel Gast #3776748
Lesenswert?
• ▲
▼ 
Ja da hab ich auch schonmal nach gesucht obs da eine Möglichkeit gibt, 
da muss man wohl leider manuell dran arbeiten und alles kontrollieren.

Was auch ein bisschen doof ist, das kleine Kupferstege zwischen zwei 
Vias die zu klein für die Fertigung wären nicht automatisch entfernt 
werden.
Also so wie bei normalen Polygonen...
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren