Altium: Minimaler VIA Restring auf Split Planes mit DRC prüfen?

Gast #3776601
Hallo Leute,
folgendes Problem:
Die Kupferfreistellungen auf Split Planes (hellblau) sorgen dafür,
dass der VIA-Restring auf der Plane verschwindet (siehe Bild rechts).
Somit ist die Platine nicht produzierbar.

Wie kann ich dieses Problem mit dem DRC abfangen?

Habe es versucht mit "Routing Via Style" oder "Minimum Annular Ring", 
aber beides schlägt nicht an. Und den Via Stack kann man nicht für Split 
Planes anpassen.

Info: Ich benutze AD14

Vielen Dank für jeden der hilft!
Angehängte Dateien:
Gast
Ja da hab ich auch schonmal nach gesucht obs da eine Möglichkeit gibt, 
da muss man wohl leider manuell dran arbeiten und alles kontrollieren.

Was auch ein bisschen doof ist, das kleine Kupferstege zwischen zwei 
Vias die zu klein für die Fertigung wären nicht automatisch entfernt 
werden.
Also so wie bei normalen Polygonen...

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 12 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.