Gast
#3787114
Hallo, ich hab gerade ein Verständnisproblem der "If-Else" Struktur, besonders "Begin-End" ist mir da nicht ganz klar. Ich hab ein Verilogmodul von einer Partnerfirma bekommen und will es an meine Zwecke etwas anpassen. Bisher läuft das Modul wunderbar in meinem VHDL Projekt. Bisher sieht es in etwa so aus (bitte versteht, daß ich den eigentlichen Code nicht veröffentlichen darf): if (reset) begin signal1 <= wert1 end else if (was anderes) begin if (was gnz anderes) wert2 <= wert2 +1; else wert2 <= wert2; if (xyz) begin . . . und so weiter. Was mich da verwirrt und wo ich bisher keine befriedigende Antwort gefunden habe, mal gibt es ein "Begin-End" und mal nicht. Wie sehen da die Regeln betreffend "Begin-End" aus? :-) Sarah