Generate loop in ISE schematic

OP #3870887
Gibt es irgendeine Möglichkeit eine generate Schleife über ein 
Schematik-Symbol hinzuzufügen oder lässt sich sowas nur direkt über den 
VHDL Code machen?
Ich würde gerne Schematik-Symbole von meinen eigenen entitys erstellen 
und sie in einem Schematik file zusammenfügen (übersichtlich) um mir 
daraus dann wieder eine VHDL Datei generieren zu lassen. Das 
funktioniert eigentlich sehr gut, nur weiß ich nicht ob ich die 
generate-Anweisung auch im Schematik unterbekomm.
Früher ging das, indem man beim Instanz-Namen im Schaltplan einfach 
[0...7] oder sowas dahinter geschrieben hat, müsste ich jetzt selber 
gucken. Quasi wie bei den Bussen einfach auf das Schaltplansymbol, schon 
wird das parallel in der entsprechenden Anzahl instanziiert.

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 12 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.