Forum: FPGA, VHDL & Co. Generate loop in ISE schematic


von Daniel R. (dan066)


Lesenswert?

Gibt es irgendeine Möglichkeit eine generate Schleife über ein 
Schematik-Symbol hinzuzufügen oder lässt sich sowas nur direkt über den 
VHDL Code machen?
Ich würde gerne Schematik-Symbole von meinen eigenen entitys erstellen 
und sie in einem Schematik file zusammenfügen (übersichtlich) um mir 
daraus dann wieder eine VHDL Datei generieren zu lassen. Das 
funktioniert eigentlich sehr gut, nur weiß ich nicht ob ich die 
generate-Anweisung auch im Schematik unterbekomm.

von Christian R. (supachris)


Lesenswert?

Früher ging das, indem man beim Instanz-Namen im Schaltplan einfach 
[0...7] oder sowas dahinter geschrieben hat, müsste ich jetzt selber 
gucken. Quasi wie bei den Bussen einfach auf das Schaltplansymbol, schon 
wird das parallel in der entsprechenden Anzahl instanziiert.

von Daniel R. (dan066)


Lesenswert?

Hm ok. Das Problem ist nur, dass ich nichts konkretes zur Syntax finde.

von Christian R. (supachris)


Angehängte Dateien:

Lesenswert?

So klappts: Doppelklick auf das Symbol und dann bei InstName den Range 
mit dazu schreiben. Siehe Bild.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.