Gatewiderstand IRF530 + IR2104

[Michael N. (much)]

Hallo,

ich bin gerade dabei eine Halbbrücke mit IRF530-Transistoren und dem 
IR2104-Treiber zu dimensionieren.
Jetzt hab ich ein kleines Verständnisproblem beim dimensionieren des 
Gatewiderstandes.
Ich bin bislang nach folgendem Dokument vorgegangen:
http://www.irf.com/technical-info/designtp/dt04-4.pdf
Auf Seite 4 ist die Berechnung des Gatewiderstandes Rg(off) unter 
Vorgabe des Spannungsanstieges zu finden.

$$R_{Goff}\leq\frac{V_{th}}{C_{RESoff}\cdot\frac{dV}{dt}}-R_{DRn}$$

Was ich jetzt nicht verstehe ist wiso der Gatewiderstand kleiner als der 
Ausdruck auf der rechten Seite sein muss. Mit sinkendem Rgoff wird doch 
der Wert von dV/dt größer. Eigentlich möchte ich ja unter einem 
bestimmten Wert bleiben, da z.B der NMOS maximal 5.5V/ns verträgt.

[Michael N. (much)]

Keiner da, der das user manual kennt oder sich gut mit Treibern auskennt 
und mir das evtl. erklären könnte?