HAllo zusammen,
ich erstelle gerade eine 4 bzw. 6 lagige Leiterplatte, die Frage dabei
ist, wenn ich z.B. von Layer 1 zu Layer 3 route, sind die Vias von unten
also Layer 16 sichtbar. Das Problem dabei ist, dass bei so eine großes
Design, die Buried Vias und Blind Vias gerade nicht zu übersicht
beitragen. Die frage dabei ist, wie kann ich das dem Eagle abgewöhnen.
Die zweite Frage ist, bisher habe ich LP nur mit 2 Layer erstellt, die
Frage ist gibt es standard gerber274x.cam Files für Multilayer LP?
Vielen Dank.
Yonas schrieb:> die Buried Vias und Blind Vias gerade nicht zu übersicht> beitragen.
Ist das auch gut überlegt? Blind Vias sind teurer, Buried Vias sind sehr
teuer.
Die Pads der Vias dürften auf Lagen nicht auftauchen, die das Via nicht
erreicht. Also entsprechend die Darstellung wählen. Ausserdem ist
natürlich die Frage, ob das betreffende Via auch wirklich blind oder
buried ist, das wird nicht immer automatisch richtig gesetzt.
Georg
@Yonas (Gast)
>ich erstelle gerade eine 4 bzw. 6 lagige Leiterplatte, die Frage dabei>ist, wenn ich z.B. von Layer 1 zu Layer 3 route, sind die Vias von unten>also Layer 16 sichtbar.
Wo ist das Problem? Mit diesem einfachen Konzept wurden schon deutlich
komplexere Platinen entwickelt.
> Das Problem dabei ist, dass bei so eine großes>Design, die Buried Vias und Blind Vias gerade nicht zu übersicht>beitragen.
Welche Übersicht?
> Die frage dabei ist, wie kann ich das dem Eagle abgewöhnen.
Was denn? Du willst keine durchgehenden und keine Blind VIAs. Was willst
du denn?
>Die zweite Frage ist, bisher habe ich LP nur mit 2 Layer erstellt, die>Frage ist gibt es standard gerber274x.cam Files für Multilayer LP?
Nein, kann man aber spielend leicht selber erstellen.
@Yonas (Gast)
Der Schritt von 2-lagig auf Multilayer ist schon gross genug.
Da solltest du zunächst gimmicks wie blind und buried vias weglassen!
Und vielleicht GOOGLE befragen nach ... und schauen was andere machen
oder anraten
= eagle project file "4 Lagen" Multilayer
= eagle project file "4 layer" Multilayer
Der richtige Forumbereich für diese Fragen ist wohl
http://www.mikrocontroller.net/forum/platinen
Gruss
@Erich sorry, das war die macht der Gewohnheit. Wie kann ich den Trade
verschieben?
@Falk: Danke Falk, das Problem ist z.B. wenn ich einen Blindvia zwischen
1 und 3 habe und will auf dem Bottom Layer von A nach B routen will,
dann ist diese Via auch auf dem Bottom Layer sichtbar, so dass ich mir
nicht sicher bin darüber eine Leitung zu ziehen. Das ist das Problem.
Durch die "buried vias" ist die Herstellung fast doppelt so aufwendig
(sequential lamination) und längst nicht jedes Leiterplattenmaterial ist
dafür geeignet.
Eine Platinenfertigung mit "sequential lamination" wird doch bestimmt
ein paar tausend Euro kosten, fast egal wie viel du nimmst, oder gibt es
da einen billigeren Hersteller?
@ Yonas (Gast)
>@Falk: Danke Falk, das Problem ist z.B. wenn ich einen Blindvia zwischen>1 und 3 habe und will auf dem Bottom Layer von A nach B routen will,>dann ist diese Via auch auf dem Bottom Layer sichtbar, so dass ich mir>nicht sicher bin darüber eine Leitung zu ziehen. Das ist das Problem.
Aha! Verstehe. Allerding kann ich dir nicht sagen, wie man das handhabt.
Sowas hab ich bisher noch nicht gemacht, auch nicht in Eagle.
Da musst du wohl mal bei CAD-Soft direkt anfragen, entweder per EMail
oder im Forum.
http://www.element14.com/community/community/cadsoft_eagle/forums/support_ger
@Helmut, naja was heißt billig. Die LP halt zimmlich voll, es geht halt
nicht anders. Ja ich rechne mit 1000 bis 3000€. Die LP ist ziemlich
voll, zwei MachXo CPLDs, ein 16 Bit Mikrocontroller und haufen
Bustreiber drauf.
Ich bedanke mich bei Euch allen.
Hi
Bevor du weitermachst solltest du dich über due Machbarkeit deiner
Platine informieren. Blind Vias wie in deinem Beispiel von 1 nach 3 wurd
kaum ein Hersteller machen können, wenn überhaupt. Stichwort Aspect
Ratio
Matthias
@Yonas (Gast)
>@Helmut, naja was heißt billig. Die LP halt zimmlich voll, es geht halt>nicht anders. Ja ich rechne mit 1000 bis 3000€. Die LP ist ziemlich>voll, zwei MachXo CPLDs, ein 16 Bit Mikrocontroller und haufen>Bustreiber drauf.
Klingt für mich nicht wirklich voll. Klar kann man jedes Design
überreizen, indem man einfach krampfhaft alles EXTREM zusammenpresst und
nach High Tec schreit. Das ist aber selten eine sinnvolle, geschweige
denn eine PREISWERTE Lösung.
Für eine Platine mit zwei popeligen CPLDs und einem noch viel popeligen
16 Bit uC würde ich keine 3000 Euro hinlegen! Auch nicht als Prototyp!
Yonas schrieb:> wenn ich einen Blindvia zwischen> 1 und 3 habe
Das gibt es garnicht. Du musst dich DRINGEND erst über die Machbarkeit
informieren, bevor du für Abertausende Euro realitätsfremde
Leiterplatten konstruierst.
Blind Vias können nur von Aussenlagen zu den nächstgelegenen Innenlagen
führen, weil die Bohrtiefe aus technischen Gründen sehr begrenzt ist.
Mein CadStarsystem würde bei einem Lagenwechsel von 1 auf 3 aus eben
diesem Grund kein Blind Via einsetzen, sondern ein durchgehendes, weil
nur so Lage 3 erreichbar ist. Vielleicht ist ja Eagle auch schon so
intelligent.
Fazit: konstruktiver Ansatz extrem daneben, mangelnde Qualifikation.
Schon der Layerstack ist indiskutabel, das 2. Via von links ist nur mit
extrem teuren Sondertechniken realisierbar. Es ist zu erwarten, dass das
Projekt mit hohen Kosten voll gegen die Wand gefahren wird.
Georg
In jedem Fall solltest du dir unbedingt einen Fertiger suchen, der
Design Rules online hat, und deine Platine nach diesen Design Rules
entwerfen. Nicht erst entwerfen und dann Fertiger suchen.
@Falk, na ja 16 Bit Mikrocontroller (Balckfin ADSP 537 mit uLinux) und
MAchXo3 256-ball caBGA (14 x 14 mm) auf EXM32 Basis popelig zu
bezeichnen naja.
@Georg, Danke für Deine Fazit.
Nun habe ich mir von einem LP-Hersteller Dokumente besorgt, die Blindes
von 1 zu 3 und 1 zu 5 verletzen das ratio verhältnis d.h. Bohrdicke zu
Tiefe muss 1:1 sein. Nun habe ich mir auch Angebot eingeholt, also das
ganze mit Bestückung würde sich auf 2300 € belaufen. Ich habe für die
Erstellung des Angebots Gerberdaten den LP-Hersteller zukommen lassen
und er meint so ist ok, konfiguration siehe Anhang.
Yonas schrieb:> konfiguration siehe Anhang.
Das ist jetzt zwar machbar, aber teuer wegen der buried Vias. Ohne
genaue Kenntnis des Layouts kann ich natürlich nicht beurteilen, ob ich
es ohne buried Vias hinkriegen würde, aber lohnen würde sich das,
besonders wenn das ganze in Serie gehen soll. Da sind einige Tausender
zusätzlich für ein optimales Layout schnell wieder eingespart. Ich kann
nur nach wie vor empfehlen, das Layout einem erfahrenen Profi zu
überlassen, das wird ab einigen zig Stück billiger und ab einigen
hundert ist das alternativlos.
Erfahrungsgemäss braucht man für BGA256 noch lange keine Buried Vias,
selbst wenn man dadurch 2 Lagen mehr braucht lohnt sich das.
Georg
Georg schrieb:> Erfahrungsgemäss braucht man für BGA256 noch lange keine Buried Vias
Beispiel anbei. 4 Signallagen, Versorgungsplanes sind nicht dargestellt,
keine buried Vias im Layout.
Ist aber ja nicht mein Geld, das da verbrannt wird, also nur zu - die
Leiterplattenindustrie kann solche unerwarteten Subventionen gut
gebrauchen.
Georg
Hallo Georg,
Danke für Dein Bedenken. Das Layout mache ich auschließlich für mich,
also für Hobby.
Ich will Dir wirklich nicht nah tretten, aber das Layout im Anhang, ist
es von Dir? Also das ist ein Layout ohne Regeln, überleg mal ich würde
den Datenbus zum Speicher kreuz und querr routen wie Du. Ich habe auf
dem Board Ethernet, Nor Flash, CSI-Interface, Blackfin DSP (mit
uLinux)......So wie es aus sieht kommst Du auch nicht Ohne Blindes. Zu
dem denke ich mehrere Fehler zu sehen z.B. abstände zwischen Vias und
Nets. Also alles in einem nicht für mich. Sorry. Ich habe bei meinem
Layout folgende regeln:
1) Layer 1 --> *
2) Layer 2 --> /
3) Layer 3 --> \
4) Layer 4 --> |
5) Layer 5 --> -
6) Layer 6 --> *
Ich bin von 8 Layer auf 6 Layer runter gegangen.
EXM32 siehe hier http://www.exm32.org/exm32/home/index.html
Gruß
Yonas
Yonas schrieb:> Ich habe bei meinem> Layout folgende regeln:> 1) Layer 1 --> *> 2) Layer 2 --> /> 3) Layer 3 --> \> 4) Layer 4 --> |> 5) Layer 5 --> -> 6) Layer 6 --> *> Ich bin von 8 Layer auf 6 Layer runter gegangen.
Ein 6-lagiges Hobby-Layout mit buried Vias, aber ohne GND/powerplanes.
Ja nee, is klar. Viel Erfolg.
Ich musste auf komplete power und gnd layer verzichten, deshalb bin ich
von von 8 auf 6 layer gegangen, dafür habe ich power und gnd Inseln. Bei
dem jetzigen Design habe ich auch kein gnd und power layer. Da das
jetzige Design nur zwei Layer ist.
Yonas schrieb:> Zu> dem denke ich mehrere Fehler zu sehen z.B. abstände
Das Layout ist nicht nur DRC-geprüft, es wird auch in Serie gefertigt.
Du hast offensichtlich nicht die geringste Ahnung vom Layouten.
Georg
Es kann sein das ich keine Ahnung habe, in Serie für was :-). Die Firma
heißt bestimmt Apfel, da kann ich mir sowas vorstellen, nein Danke eine
Layout ohne regeln. Meine zwei seitige Leiterplatte Funktioniert
hervorragend, wenn diese auf EXM32 basis nicht funktionieren sollte.
Nun bin ich für Layout auf Allegro Capture umgestiegen.
Yonas, guck mal was die Olimex Leute auf zwei Lagen in Eagle
hinbekommen...
Ich weiß ja echt net wozu du solche Spezialtechnologien brauchst. Sowas
benutze ich ledeglich für HDI Platinen, und das sind ganz andere
Dimensionen als das was du oben genannt hast.
@Karl, super schön zu sehen, ich habe mir ja Angebot machen lassen, der
Preis unterschied ist gering. Die LP soll ja nicht in Serie gehen. Ich
will mich auch nicht so lang mit Layout beschäftigen. Ich habe uLinux
jetzt so weit portiert, dass ich auf meine spezifische Design lauf
bereit ist. Meine intension ist die Software nicht HW. Deshalb ich
möchte schnell fertig werden.
@Karl, Yonas:
Das sind definitv keine zwei Lagen, wenn man etwas intensiver hinschaut,
finden sich schnell ein paar Vias die aus dem Nichts kommen und auch
wieder ins Nichts gehen ;)
Im weiteren ist nicht alles was rot/blau als Standardfarben für den
top/bottom-Layer gesetzt hat Eagle; in Deinem Fall handelt es sich
sicher nicht um Eagle, sondern um Altium!
Man beachte das Farbschmea der Vias sowie die automatische Kennzeichnung
der Leiterbahnen ('GND' und 'GNDA' - oben links im Bild).
Wäre das mit Eagle auch machbar? Ja.
Würde es Spaß machen? Ja, für Elektro-Masochisten.
Würde das Design flüssig und effizient vorsichgehen? Nein.
Und was die Lagenanzahl angeht sind für solche Schaltungen vier Layer
ein muss. Es geht nicht nur um die reine Möglichkeit irgendwie alle
nötigen Verbindungen auf den Lagen unterzubekommen, sondern auch um ein
sauberes Layout der Versorgungsleitungen aller ICs - und dazu braucht es
nunmal Powerplanes.
@Karl, ich habe es auch gleich gesehen, dass das Design mehr lagen hat
als 2. Na ja keine Ahnung ich glaube je weniger lagen je mehr Leitungen
desto besser die Disigns, das versuchen mir vor allem die zwei letzten
Jungs zu verklickern. Ich will ja auch nicht durch mein Design alles um
mich herum mit EMV killen. In diesem sinne Danke an alle. Ich habe heute
die LP bestellt, um während der Weihnachtszeit ein bisschen rumspielen
zu können. Nochmals Danke.
Och Leute ist doch logisch das dass nicht nur zwei Lagen sind. Da
braucht man auch keine Vias angucken, sondern nur mal über die
Impedanzen der angebundenen DDR Bausteine nachdenken. Da müssen
logischerweise Planes drunterliegen.
da es aber in den Posts vorher vorallem um die Signallagen ging habe ich
gedacht dass ich die (oben zwingen notwendigen) Planes auf den zwei
Innenlagen nicht erwähnen muss.
Auchja auch für Altium gibt es Import wizards ;)
Ich wollte ledeglich zum Ausdruck bringen, das man sein Layout
ordentlich planen soll, und nicht aus ich nenne es jetzt mal (ganz
vorsichtig) Faulheit auf solche Spezialtechnologien zurück greifen soll,
wo es garnicht notwendig ist. Und was EMV betrifft ist auch mit etwas
Gehirnschmalz so einiges auf reduzierter Lagenzahl möglich.
Aber gut wer´s Geld hat...
Karl schrieb:> Aber gut wer´s Geld hat...
Ökonomen nennen das finanzielle Fehlallokation. Bei mangelnder
Qualifikation ist das Geld bei anderen besser aufgehoben, wenn also
jemand keine Ahnung hat, ist es gesamtwirtschaftlich wünschenswert, dass
sein Geld für sinnlose Dinge an Andere übergeht, die besser damit (mit
dem Geld) umgehen können. Im vorliegenden Fall nimmt ein LP-Hersteller
Geld ein für eine sinnlos teure Leiterplatte, aber damit kann er seine
Produktion erweitern oder modernisieren für Teile, die wirklich
gebraucht werden, und das nützt der deutschen Volkswirtschaft.
Georg
Eagle_Layer_Setup.png
(31 KB)
