Gast
#3947884
Hallo, guten Tag und ein "Frohes neues Jahr". Wie kann man dieses bitte in VHDL umsetzen:
1 | |
2 | |
3 | |
4 | |
5 | |
6 | |
7 | |
8 | |
9 | |
10 | |
11 | |
Danke. Gruss
|
Anzeige
|
Funktion mit VHDL
Gast
#3947884
Hallo, guten Tag und ein "Frohes neues Jahr". Wie kann man dieses bitte in VHDL umsetzen:
Danke. Gruss
Gast
#3947897
nicht dass die funktion irgendwie sinn machen wuerde...
Gast
#3947941
Warum nicht gleich die bereits vorhandene log2-Funktion benutzen? Ist im Package ieee.math_real zu finden. http://www.lothar-miller.de/s9y/archives/72-Breite-eines-Vektors-berechnen-log2.html
Gast
#3947959
Ja danke für die Hilfe. Gruss Antwort schreibenBitte melde dich an, um einen Beitrag zu schreiben. |
Anzeige
|