numeric_std - sauber +2 rechnen und Übersicht geht flöten

OP #3964826 
Hallo zusammen,

ich überarbeite gerade ein altes Design und wollte gleich wegen den 
hilfreichen Hinweisen von Lothar 
(http://www.lothar-miller.de/s9y/categories/16-Numeric_Std) die 
numeric_std einpflegen.

alt:
1
LIBRARY ieee;

2
USE ieee.std_logic_1164.ALL;

3
USE ieee.std_logic_arith.ALL;

4
USE ieee.std_logic_unsigned.ALL;

5
...

6
type   array_data is array (0 to 7) of std_logic_vector( 7 DOWNTO 0);

7
signal s_data     : array_data;

8
type   array_ergebnis is array (0 to 7) of std_logic_vector(11 DOWNTO 0);

9
signal s_ergebnis : array_ergebnis;

10
...

11


12
FOR I IN 0 TO 7 LOOP

13
  s_ergebnis(i) <= ("000000" & s_data(i)(s_data(i)'HIGH DOWNTO 2)) + conv_std_logic_vector(2, s_ergebnis(i)'LENGTH);

14
END LOOP;



neu:
1
LIBRARY ieee;

2
USE ieee.std_logic_1164.ALL;

3
USE ieee.numeric_std.ALL;

4
...

5
type   array_data is array (0 to 7) of std_logic_vector( 7 DOWNTO 0);

6
signal s_data     : array_data;

7
type   array_ergebnis is array (0 to 7) of std_logic_vector(11 DOWNTO 0);

8
signal s_ergebnis : array_ergebnis;

9
...

10


11
FOR I IN 0 TO 7 LOOP

12
  s_ergebnis(i) <= std_logic_vector(to_unsigned((to_integer(unsigned("000000" & s_data(i)(s_data(i)'HIGH DOWNTO 2))) + 2), s_ergebnis(i)'LENGTH));

13
END LOOP;


Abgesehen, dass es mega unübersichtlich wird, will es auch nicht so 
recht klappen.
Ich würde ungern irgendwelche Zwischensignale/-variablen verwenden. Dann 
hat man später noch mehr Probleme das Design zu verstehen.

Kann mir jemand helfen den Knoten lösen?

Vielen Dank!
Andi :)
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Langsamer Modus Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Melden Danke
Gast 
Dein Knoten ist der, dass du bei der Signaldeklaration gleich unsigned 
verwenden solltest. Dann entfällt das ganze Gecaste, höchstens einmal zu 
den entity-Ports.

Falls du die slv unbedingt behalten willst, dann besser so:

Das hier

1
FOR I IN 0 TO 7 LOOP

2
  s_ergebnis(i) <= ("000000" & s_data(i)(s_data(i)'HIGH DOWNTO 2)) + conv_std_logic_vector(2, s_ergebnis(i)'LENGTH);

3
END LOOP;


wird zu

1
s_ergebnis(i) <= std_logic_vector(unsigned( ("000000" & s_data(i)(s_data(i)'HIGH DOWNTO 2)) + 2));


Der Operator + ist für unsigned + integer schon definiert. Du castest 
dein data einmal zu unsigned, addierst mit einem integer und castest das 
zurück nach slv.
Antwort Zitieren Bearbeiten Löschen Melden Danke
Thread beobachten

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 11 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.