Taktverzögerung durch Input Delay

OP #3970873
Servus,

wenn man ein SDRAM an den NIOS2 anbindet, braucht man ja einen 
Speichertakt der dem Systemtakt um 2-3ns voreilt.
Normalerweise erzeugt man den mit einer PLL.
Lässt sich das auch mit den Delays in den I/O-Zellen bewerkstelligen?
Ich hab mal ein Bild angehängt um mein Vorhaben zu verdeutlichen.

Grüße Oliver
Angehängte Dateien:
Gast
Soweit ich weiss, können manche Tools die IO DElays nutzen um anhand der 
Constraints vorgegebenes Timing einzuhalten. Wesentlich ist in jedem 
Fall, dass diese Timings gesetzt werden.
OP
Mir geht es hier vorrangig um den NIOS2 = Altera mit der Quartus 
Software (speziell auf dem CyclonIII).
Die Frage ist, wenn es denn geht, wie genau konfigurier ich das in der 
Entwicklungsumgebung.
Die Hardware Recource scheint ja grundsätzlich erst mal vorhanden zu 
sein.

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 11 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.