Taktverzögerung durch Input Delay

Oliver P. (mace_de) OP 17.01.2015 19:41 #3970873

Lesenswert?

•

Servus,

wenn man ein SDRAM an den NIOS2 anbindet, braucht man ja einen 
Speichertakt der dem Systemtakt um 2-3ns voreilt.
Normalerweise erzeugt man den mit einer PLL.
Lässt sich das auch mit den Delays in den I/O-Zellen bewerkstelligen?
Ich hab mal ein Bild angehängt um mein Vorhaben zu verdeutlichen.

Grüße Oliver

Angehängte Dateien:

takt.gif (12 KB)

Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden

Bogomil Gast 17.01.2015 22:58 #3971131

Lesenswert?

•

▲
▼

Soweit ich weiss, können manche Tools die IO DElays nutzen um anhand der 
Constraints vorgegebenes Timing einzuhalten. Wesentlich ist in jedem 
Fall, dass diese Timings gesetzt werden.

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Oliver P. (mace_de) OP 18.01.2015 00:31 #3971214

Lesenswert?

•

▲
▼

Mir geht es hier vorrangig um den NIOS2 = Altera mit der Quartus 
Software (speziell auf dem CyclonIII).
Die Frage ist, wenn es denn geht, wie genau konfigurier ich das in der 
Entwicklungsumgebung.
Die Hardware Recource scheint ja grundsätzlich erst mal vorhanden zu 
sein.

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren