Hallo zusammen,
ich bewundere immer wieder wie eng Hersteller ihre Bauteile auf Platinen
anordnen können. Siehe auch hierzu die Bilder im Anhang. Es handelt sich
hierbei um digitale Lokdekoder für die Modelleisenbahn von der Firma
Zimo aus Österreich.
Platinen mit ähnlicher Packdichte würde ich auch gerne erreichen, aber
trotz viel Zeitaufwand stoße ich immer wieder an irgendwelche Grenzen.
Meistens schlägt der DRC fehl, sprich mein Platinenfertiger unterstützt
meine Vorhaben irgendwann nicht mehr.
- Gibt es diverse Literatur in Form von PDF oder Büchern, welche
entsprechende Tipps liefern, wie man so etwas erreichen kann? Also
speziell unter dem Fokus der Packdichte
- Welche Platinen-Technologien könnten hier Verwendung finden? Der
Modellbahnsektor ist stark Kostengetrieben. Blind- und Burried-Vias kann
ich mir schlecht als praktikabel und/oder günstig vorstellen
- Gibt es sonst noch Tricks, die Packdichte zu erhöhen? Bin offen für
sämtliche Hinweise
Gruß
Mirco
MircoS schrieb:> [...] trotz viel Zeitaufwand stoße ich immer wieder an irgendwelche Grenzen.> Meistens schlägt der DRC fehl, sprich mein Platinenfertiger unterstützt> meine Vorhaben irgendwann nicht mehr.
Wenn es an den Anforderungen deines Fertigers scheitert, solltest du
diesen zunächst einmal wechseln ;-)
Gruß Max
MircoS schrieb:> Welche Platinen-Technologien könnten hier Verwendung finden?
Multilayer.
Auf den Aussenseiten sind halt nur noch die Bauteile, alle Verdrahtungen
sind auf den Innenlagen.
Kannst du privat eh nicht herstellen, und industriell bei Einzelstücken
zu teuer.
War ja früher auch schon üblich
http://www.hd64180-ecb.de/assets/download2008/BOARD_ECB_0091.JPG
mit 4 bis 6 Lagen, heute bis 16.
Wie viele Lagen hat die Leiterplatte denn? Hier schien eher die Größe
als die Kosten der zentrale Treiber zu sein (auch wenn dein Argument
natürlich stimmt).
Widerstände scheinen 0402 zu sein (wenn ich den SOT23 als Größenmaßstab
nehme). Vias sind kaum zu sehen - vielleicht sind die ja in den Pads?
Wie sieht die Rückseite aus?
Max
MaWin schrieb:> Kannst du privat eh nicht herstellen, und industriell bei Einzelstücken> zu teuer.
Bei den Preisen der Fertiger in China ist das doch gar nicht schlimm.
Ich habe mich komplett gegen das "private Ätzen" entschieden und
bestelle ausschließlich professionell gefertigte Platinen in China
(www.smart-prototyping.com). Bisher immer 2-lagig. Die fertigen dort bis
6 Layer. Wenn mir der Platz sehr wichtig wäre, würde ich bis 4 Layer
gehen. 6 wären mir dann doch zu teuer. Hier mal die Kosten einer Platine
5x5cm, 10 Stück, Stärke 0,8 - 1,6mm. Weitere Einstellmöglichkeiten
vorhanden, bei Interesse einfach mal selber gucken und spielen.
Hallo zusammen,
meine Platinen sind zwischenzeitlich auch 4-lagig und kommen ebenfalls
aus China. Ich bekomme aber auch oft das Problem, dass ich dann zu viele
Vias bekomme, welche dann mit den Leiterbahnen im inneren kollidieren.
Gibt es hier spezielle Routing-Strategien? Oder basiert das lediglich
auf der Erfahrung des Layouters?
Im Netz finde ich überwiegend Tipps welche Signale man am besten zuerst
angeht, aber nirgends etwas bei beengten Platzverhältnissen. Interesse
sollten daran viele haben - schaue man sich einmal aktuelle Wearables
und/oder aktuelle Smartphone-Technologie an.
Habe anbei nochmals zwei Bilder angehängt, welche einen weiteren Dekoder
mit Vorder- und Rückseite zeigen. Auch hier sind wieder ordentlich
Bauteile auf beiden Seiten drauf gepackt worden. Ich kann nicht wirklich
erkennen wie das umgesetzt ist.
Wenn ich denn ein Via in das Pad integriere, habe ich dann nicht
irgendwann Probleme mit dem Löten bezüglich der Paste, die dann in das
Loch gesaugt wird? Aktuell bin ich noch am Umbau eines Pizzaofen, habe
daher noch keine Erfahrung diesbezüglich. Anwendung ist bei mir wirklich
nur für das Hobby, daher scheiden Plugged-Vias oder ähnliche
Technologien für mich aus.
Gruß
Mirco
> Wenn ich denn ein Via in das Pad integriere, habe ich dann nicht
irgendwann Probleme mit dem Löten bezüglich der Paste, die dann in das
Loch gesaugt wird?
Dafür gibt es den VIPPO Prozess (via in pad plated over). Dabei wird das
Loch zuerst mit Epoxy gefüllt und dann wird darüber oben und unten
wieder alles verkupfert. Man sieht dann praktisch kein Loch mehr. Wenn
man den Prozess hat, dann kann man die Vias problemlos direkt in die
Pads setzen. Dieser Prozess kostet natürlich extra.
MircoS schrieb:> Platinen mit ähnlicher Packdichte würde ich auch gerne erreichen, aber> trotz viel Zeitaufwand stoße ich immer wieder an irgendwelche Grenzen.> Meistens schlägt der DRC fehl, sprich mein Platinenfertiger unterstützt> meine Vorhaben irgendwann nicht mehr.
Zeig mal deine Beispiele.
Man kann die Vias entweder mit Expoxyd verfüllen (wie von Helmut S.
erwähnt) oder auch mit Kupfer; letzteres ist aber sehr teuer.
Bei der Verwendung von Sacklöchern gibt es verschiedene Techniken:
- echte Sacklöcher, die von außen bis in eine bestimmte Tiefe gebohrt
werden
- unechte Sacklöcher, bei denen die Cores wie normale Leiterplatten
vorgebohrt und durchkontaktiert werden
- Microvias, die wie echte Sacklöcher von außen eingebracht werden,
jedoch entweder mit einem konischen Bohrer oder per Laser
Welches Verfahren zum Einsatz gelangen kann, hängt ganz empfindlich vom
Lagenaufbau ab. Bei großen Stückzahlen sind Laser-Microvias recht
preisgünstig, bei kleinen Stückzahlen jedoch erschreckend teuer. Bei
Microvias kann man sich in vielen Fällen auch das Verfüllen sparen, da
es nur winzige Krater gibt.
Bei ungefüllten Sacklöchern in Pads ist nicht etwa das Abfließen der
Lotpaste ein großes Problem, sondern die Gasblase, die sich beim Löten
bildet und das Lot herausspritzen lässt.
Wenn ich mir die Platinen ansehe, besonders die 26_1.jpg dann ist oben
links, in den 4 Pads, definitiv zu sehen, daß es sich hierbei um
teilweise gefüllte Micro Vias handelt. Anders ist eine derartige
Packungsdichte auch nicht zu erreichen, da selbst der Restring eines
normalen Vias schon zu groß ist um zwischen die Pads der Bauteile zu
passen, erst recht nicht 2 davon. Die Frage ist jetzt nur noch, wie dick
ist die Platine? irgendwie müssen ja auch top und Bottom seite verbunden
werden. Möglich ist sowas mit einem Sequentiellen Aufbau, aber das
verdoppelt die Platinenpreise nahezu. Wenn jedoch der Bauraum das
entscheidendste Kriterium ist, ist auch solch ein Aufbau denkbar.
Wenn die Platine aber recht dünn ist, sind auch andere, günstigere
Technologien denkbar, insbesondere, wenn die Rückseite wenig Bauteile
hat.
MircoS schrieb:> Blind- und Burried-Vias kann> ich mir schlecht als praktikabel und/oder günstig vorstellen
Ist aber bei den Beispielen so, da wird "Via in Pad" verwendet, und da
beidseitig bestückt ist, sind das Blind Vias. Damit kann man ohne extra
Platzbedarf die 1 oder 2 nächsten Multilayer-Lagen erreichen, und das
auf beiden Seiten. Nicht die Blind Vias an sich sind teuer, sondern das
Auffüllen. Das muss auch zwischen LP-Fertiger und Bestücker geklärt
werden.
Für GND, VCC und ein paar andere Leitungen wird man auch durchgehende
Vias brauchen, aber wenige, die könnte man unter den grösseren Bauteilen
unterbringen. Dann kommt man vielleicht ohne Buried Vias aus.
Die Strategie richtet sich nach dem zu erreichenden Ziel: man
positioniert erst mal die Bauteile so dicht wie möglich (kein Epoxid
mehr sichtbar) mit möglichst optimaler Verbindungsverteilung, und
beschäftigt sich dann damit die Verbindungen auf den inneren Lagen
unterzubringen. Es ist natürlich keine Frage, dass dafür Erfahrung und
Können notwendig sind, das sind keine Anfängerwerke.
Georg
MircoS schrieb:> - Gibt es sonst noch Tricks, die Packdichte zu erhöhen? Bin offen für> sämtliche Hinweise
Hallo Mirco,
das steht und fällt mit dem Placement. Wenn Du keine allzu komplexe
Schaltung hast kannst Du das u.U. wunderbar einseitig maximal dicht
platzieren und dann auch einseitig entflechten. Mache Dir beim
Platzieren drigend die Mühe alle Bauteile so anzuordnen dass Du
möglichst viel einseitg SMD verbinden kannst ohne Duko. Klar werden dann
irgendwann Dukos fällig aber die kannst Du bei Bauteilen ab ca. 0805
unter das Bauteil legen (0,65 Pad, 0,3 Bohrung).
rgds
Blind und burried Vias sind immer teurer, sie sind auch nicht sehr
leicht zum Pruefen. Sind zB im Pool service zB bei eurocircuits nicht
anwaehlbar. Meine Vias sind daher immer through hole. Ich komm aber
immer durch damit.
Das minimale Loch ist zB 0.25mm, der Ring muss 0.125 breit sein, macht
also fuer ein Via 0.5mm
MaWin schrieb:> Kannst du privat eh nicht herstellen, und industriell bei Einzelstücken> zu teuer.
bei Serienfertigung, kleinen Platinen und hinreichender Stückzahl sind
die Preise aber durchaus erträglich. Fertigung in China sorgt für
weitere Einsparungen...
MircoS schrieb:> - Welche Platinen-Technologien könnten hier Verwendung finden? Der> Modellbahnsektor ist stark Kostengetrieben. Blind- und Burried-Vias kann> ich mir schlecht als praktikabel und/oder günstig vorstellen
das wird alles auch bei Billighandys eingesetzt. Da gibts für 20€ nicht
nur die Platine sondern auch noch Entwicklung, Display, Akku, Gehäuse,
Montage...
... schrieb:> Max B. schrieb:>> www.smart-prototyping.com>> Da hast du dir aber einen teuren ausgesucht. Vergleiche mal mit> 2pcb.com.
Habe mal die Daten meiner letzten Bestellung eingegeben. Ergebnis:
Platine 23$, Versand 25$ (kann hier nur DHL auswählen?!). Bei
smart-prototyping habe ich für die Platine 16,90$ und für den Versand
(hat letztes mal 10 Tage gedauert) 6,03$. Ist also (zumindest in meinem
Fall) billiger gewesen. Sogar wenn man nur die Platinenkosten nimmt.
Gruß Max
