Guten Abend, kann mir jemand erklären, wieso der Gate-Pfad beim Kleinsignal-ESB des FET als Unterbrechung dargestellt wird? http://upload.wikimedia.org/wikipedia/commons/thumb/4/4b/JFET_Ersatzsch.svg/220px-JFET_Ersatzsch.svg.png Meine Idee: Mit dem FET ist eine fast leistungslose Steuerung des Drainstromes möglich, sodass der Steuerstrom in dem Gate-Pfad erst garnicht berücksichtig wird. Ist das richtig?
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.