Servus,
ich versuche gerade eine meiner ersten Platine zu routen.
5V werden über USB bereitgestellt von dort auf ein Lade IC über einen
AKKU und weiter auf einen 3V3 LDO. Alternativ könne über einen Jumper
auch direkt die 5V auf den 3V3 LDO gegeben werden.
Von diesem LDO geht die Versorgungsspannung dann an alle Pins die 3V3
benötigen.
Ich habe bis jetzt nur einmal eine 4Lagie Platine geroutet. Dort hatte
ich den Luxus eine eigene Versorgungslage zu haben.
Dies soll eine 2-lagige Platine werden (jedoch nur einseitig bestückt).
Die Versorgungsleitung ab dem 3V3 LDO "STERNFÖRMIG" zu allen 3,3V Pins
zu routen kommt mir sehr unsauber vor. Ich kann mir nicht vorstellen,
dass das ein sauberes Routing ist.
Wie routet man die Versorgungspannung auf einer 2-lagigen Platine.
Gibt es konstruktive Kritik an dem obigen Layout?
Danke sehr
Es geht jetzt erstmal um die Versorgungsleitung, bzw. die 3V3 die ja
über ein Polygon am Ausgang des LDOs den übrigen 3,3V Pins zur Verfügung
gestellt werden. Ich weiss nicht ob man "den Abgriff" der Spannung über
ein Polygon so macht und von da aus "sternförmig" routet. Die noch nicht
gerouteten Leitungen sind alles eher unkritische Signalleitungen.
Mich würde einfach interessieren ob schon gravierende Fehler drin sind,
also ob es besser ist jetzt schon neu anzufangen.
Nochmal ein grober Überblick. Mich würde hauptsächlich interessieren ob
der Spannungspfad so korrekt ist!
Die fehlenden Leitungen sind "nur" noch die Ground Leitungen. Schaltplan
kann ich morgen mal dazu posten. Einfache Kritikpunkte zu
Auffälligkeiten wären hilfreich
Laß mal einen DRC drüber laufen.
Leitung (rot) sieht zu dicht am Pad 3 vom Jumper aus.
Stiftleiste viel zu dicht im µC, sowie das 'Hühnerfutter' drum herum.
Weiteres dann, wenn der Schaltplan mit bei ist.
Tipp: Schau dir bei Bedarf mal andere Platinen an. Gute Lernvorlagen zum
Layouten.
Router schrieb:>> Die fehlenden Leitungen sind "nur" noch die Ground Leitungen. Schaltplan> kann ich morgen mal dazu posten. Einfache Kritikpunkte zu> Auffälligkeiten wären hilfreich
"nur"?
Das sind die wichtigsten. Falls du keine Multilayer-Platine verwendest
würde ich alles nochmal löschen und von vorne mit GND und VCC anfangen.
Hallo,
vielen Dank für die Kritik.
Im Anhang nochmal der Schaltplan.
Warum ist die ICSP-Stiftleiste und das Hühnerfutter zu dicht am MCU?
Laut Datenblatt muss sie (bzw. die Leitungen) so nah wie möglich an den
MCU dran. In der 3D - Ansicht liegen die Gehäuse eigentlich auch noch
deutlich auseinander. Die schwarzen Umrandungen geben doch nur
Richtwerte für die maximale Gehäusegrößen an oder nicht?
Rote Leitung zu nah am Jumper Pad sehe ich ein! Danke.
Vermutlich dumme Frage: Was genau ist ein thermal Pad?
Und jetzt das wichtigste:
Ich wollte über den kompletten Top- und den kompletten Bottom-Layer eine
GND-Plane legen.
Danke schon einmal an Alle für die Hilfe.
EDIT:
Ich habe nen Design Rule Check rüberlaufen lassen:
Neben der noch nicht gerouteten Groundplane habe ich vor allem
Abstandsfehler, obwohl ich schon einen in meinen Augen relativ geringen
Abstand von 7,87mil zwischen zwei Signalen angegeben habe.
Was sind hier in etwa so die Richtwerte?
Ich hoffe mal, du läßt fertigen, und machst es nicht selbst.
Strukturen unter 7 mil kosten meistens etwas mehr in der Fertigung.
Machbar ist vieles und noch viel kleineres, da haben Richtwerte keinen
Sinn.
Muß ja mordsgeheim sein, nur Ausschnitte des Plans.
Wenn ich mir die ganzen roten Leiterbahnen ansehe die von unten nach
oben laufen, dann würd ich behaupten: Da ist was ganz schön falsch
plaziert.
spontan schrieb:> Ich hoffe mal, du läßt fertigen, und machst es nicht selbst.
Ja, muss leider.
> Strukturen unter 7 mil kosten meistens etwas mehr in der Fertigung.> Machbar ist vieles und noch viel kleineres, da haben Richtwerte keinen> Sinn.
Ok, danke sehr. Bei Betta Layout sind es 7 mil.
> Muß ja mordsgeheim sein, nur Ausschnitte des Plans.
Ne, die roten Signalleitungen gehen einfach auf Stiftleisten und können
da abgefriffen werden (sieht man ja auch schon bei den Signalen am MCU).
> Wenn ich mir die ganzen roten Leiterbahnen ansehe die von unten nach> oben laufen, dann würd ich behaupten: Da ist was ganz schön falsch> plaziert.
Da ist allerdings was wahres dran.
Vielen Dank auch an Marc. Der Controller hat kein Thermal Pad.
Kann noch jemand was über die Idee sagen auf Bottom Und Top Layer nen
Massen Polygon drüber zu legen? So müßte ich mich um den GND Pfad doch
nicht kümmern bzw. schon aber hätte den Luxus den GND Pfad nicht einzeln
routen zu müssen. Sind die Bauteile wirklich zu nah aneinander
platziert?
Die Gefahr, daß du dir damit irgendwelche undefinierten Schleifen
einhandelst ist recht hoch. Die Vorgehensweise: "Ich bastel erstmal alle
Leitungen und mach am Ende ein GND Polygon" geht nur in den seltensten
Fällen wirklich gut. Wenn das Ding später irgendwo eingebaut wird und
einen EMV Test über sich ergehen lassen muss ist die Wahrscheinlichkeit,
daß das schief geht sehr hoch. Wenns nur ne kleine Platine für ein
Bastelprojekt werden soll wird's schon funktionieren.
Christian B. schrieb:>Wenns nur ne kleine Platine für ein> Bastelprojekt werden soll wird's schon funktionieren.
Das wollt ich hören :)
Trotzdem würden mich Ratschläge interessieren, wie man bei sowas am
besten vorgeht. Ich weiss dass es da keine allgemeingültige Checkliste
gibt, aber sowas wie...
2-seitige Platine
1. Spannungsversorgung routen
2. GND-Leitungen routen (dabei aufpassen die Leiterbahnschleifen so
klein wie möglich zu halten)
3. Signalleitungen
4. Masse Polygone ...
Würde da gerne etwas dazulernen. Scheinbar lernt man beim layouten ja
NIE aus und ich würde gerne klein anfangen.
Kann Jemand noch etwas zu der Problematik sagen, dass die Bauteile
angeblich zu nah aneinander liegen?
Ich denke mal ich werde es nochmal neu routen und würde da gerne Fehler
aus dem vorherigen Layout vermeiden.
wie du die Masse verlegst hängt entscheidend von den Anstiegszeiten
deiner Signale ab. Ideal ist, wenn es zu jedem Signalpfad einen
Rückstrompfad in direkter Nachbarschaft (bzw. darüber / darunter) gibt.
dieser darf nicht unterbrochen sein. Deshalb verwendet man idR
mehrlagige Platinen mit GND Flächen als Bezugsfläche. So ist
sichergestellt, daß der Rückstrom direkt unter dem Signalstrom entlang
fließen kann. (Solange man ihn nicht mit Schlitzen unterbricht) Die so
entstehenden Felder sind sehr klein und haben keine weiteren
Auswirkungen. Machst du aber einen Schlitz in die Leitung (z.B. weil
statt GND eine VCC Lage als Bezugslage vorhanden ist und dises für 2
Spannungen aufgetrennt wurde) bilden sich sehr schnell große Schleifen
die in großen Feldern resultieren. Diese sorgen zum einen dafür, daß
dein Signal schwächer wird, da die Energie, welche für den Feldaufbau
notwendig ist, dem Signal am Ende fehlt und zum anderen muss diese
Energie ja auch irgendwo hin -> normalerweise strahlt sie ab und sorgt
somit für Probleme. (Oder fängt Störungen ein und verändert dann das
Signal so, daß dein Gerät ein Problem bekommt, wenn daneben z.B. jemand
eine SMS schreibt.)
Danke Christian für deine ausführlichen Erläuterungen.
Bzgl. der Abstandszwischen zwei Signalen habe ich ein grundlegendes
Problem. Wenn ich Vias (0,3mm u. 0,6mm) in der Nähe von zwei
aufeinanderfolgenden Pins (z.B. des MCU) platziere und von da die
Signale weiter route habe ich IMMER eine Abstandsfehlermeldung, was ja
auch logisch erscheint, da ein VIA ja deutlich breiter als eine
Leiterbahn ist. Wie kann man solche Probleme umgehen?
da gibt es zwei Möglichkeiten: die Erste: indem man die Leiterbahn um
das Via herum führt. Das ist aber nur Sinnvoll, wenn dein System push
and shove unterstützt und wird es in dem Fall selbst machen.
die Zweite: Das Raster so legen, daß die Breite deiner Restringbreite +
2x dem Mindestabstand entspricht. Allerdings verschenkst du sehr viel
Platz wenn du das so machst. Ohne Push and Shove ist das aber eigentlich
die Einzige Möglichkeit mit halbwegs akzeptabler Geschwindigkeit ein
Leyout zu erstellen. Achja: Vermeide Via Mauern. (Also Alle Vias
horizontal, vertikal oder im 45° Winkel so anordnen, daß das GND Poligon
nicht mehr dazwischen durch kommt -> Schlitz erstellt. Auswirkungen
s.oben.
Christian B. schrieb:> da gibt es zwei Möglichkeiten: die Erste: indem man die Leiterbahn> um> das Via herum führt. Das ist aber nur Sinnvoll, wenn dein System push> and shove unterstützt und wird es in dem Fall selbst machen.> die Zweite: Das Raster so legen, daß die Breite deiner Restringbreite +> 2x dem Mindestabstand entspricht. Allerdings verschenkst du sehr viel> Platz wenn du das so machst. Ohne Push and Shove ist das aber eigentlich> die Einzige Möglichkeit mit halbwegs akzeptabler Geschwindigkeit ein> Leyout zu erstellen. Achja: Vermeide Via Mauern. (Also Alle Vias> horizontal, vertikal oder im 45° Winkel so anordnen, daß das GND Poligon> nicht mehr dazwischen durch kommt -> Schlitz erstellt. Auswirkungen> s.oben.
PUUH,
mit Target ist das wirklich sehr nervenaufreibend :)
Schönen Dank für deine Mühen.
> Ich denke mal ich werde es nochmal neu routen und würde da gerne Fehler> aus dem vorherigen Layout vermeiden.
Bevor du mit dem Layouten neu beginnst, empfehle ich dir deine
Komponenten im Schaltplan nach dem EVA-Prinzip
(Eingabe-Verarbeitung-Ausgabe) in Leserichtung (links -> rechts)
anzuordnen.
Somit hast du selbst und auch andere die mal drüber schauen sollen,
einen besseren Überblick über die Schaltung. Dinge die dann weniger
positiv sind, findet man schneller.
Danach arbeitest du dich für das Layout Stück für Stück durch den
Schaltplan wie du es gezeichnet hast.
Optimale Bauteilabstände mit kurzen Leiterbahnen bekommst du durch
mehrfaches platzieren der Bauteile zueinander hin. Einfach mal
probieren. Mit der Zeit bekommt man ein Gefühl dafür.
Spannung.PNG
(22 KB)
