Wozu Taktdomänen?

Gast #4098113
Lesenswert?
• ▲
▼
Hallo Leute ich habe mit VHDl eine Schaltung entwickelt.
Eine Datenquelle generiert Daten und sendet diese zunächst an einen 
Puffer. Ein Router entscheidet nun welche Daten von diesen Puffer an die 
weiteren Puffer gelangen. von dort aus gelangen die Daten dann an die 
Empfänger. Jedes einzelne Modul wird mit dem selben globalen Taktsignal 
betrieben (kann man im bild nicht sehen) ich hatte die sende-und lese 
Bandbreite in der Testbench durch einen Prozess definiert.


Nun hatte ich die Aufgabe die Schaltung in drei Taktdomänen zu 
unterteilen. und diese drei Bereiche mit verschiedenen Taktraten zu 
betreiben, was ich auch gemacht habe (zweites Bild). Ich verstehe aber 
den Sinn da hinter nicht. Wo ist der Vorteil verschiedene Taktdomänen in 
einer schaltung einzubauen, die die Aufgabe hat Datenpakte vom Sender 
über ein Puffersystem an ein Empfängersystem zu senden. Bei welchen 
Schaltungen werden Taktdomönen im allgemeinen benutzt?
Angehängte Dateien:
Gast #4098147
Lesenswert?
• ▲
▼
gasst schrieb:

> Jedes einzelne Modul wird mit dem selben globalen Taktsignal
> betrieben (kann man im bild nicht sehen) ich hatte die sende-und lese
> Bandbreite in der Testbench durch einen Prozess definiert.
>
> Nun hatte ich die Aufgabe die Schaltung in drei Taktdomänen zu
> unterteilen. und diese drei Bereiche mit verschiedenen Taktraten zu
> betreiben, was ich auch gemacht habe (zweites Bild).

> Wo ist der Vorteil verschiedene Taktdomänen in
> einer schaltung einzubauen, die die Aufgabe hat Datenpakte vom Sender
> über ein Puffersystem an ein Empfängersystem zu senden.

> Bei welchen
> Schaltungen werden Taktdomönen im allgemeinen benutzt?

Normalerweise ist nicht das einbauen das problem sondern das vermeiden.

http://chipdesignmag.com/images/articles/11/2news_Fig1.gif

FPGA's verbinden oft verschiedenen Bussysteme/Datenquellen die jeweils 
ihren eigenen Taktgenerator haben, Video-Displays sind da  eine häufige 
Anwendung.

Wenn die Module mit den gleichen takt wie bei dir laufen ist das 
natürlich irrietierend. Da kann man nur raten. Vielleicht sollen 
einzelne Module zwecks stromsparen abgeschaltet werden, vielleicht 
sollen später Module auf einem seperaten Takt laufen. Oder man bereitet 
partielle Rekonfiguration vor, die Module sollen ohne Neustart des 
Systems ersetzt werden. Oder das design wird später auf mehrere 
FPGA's/IC's aufgeteilt die jeweils mit einem Takt laufen.

MfG,

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 11 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.