DCM Phase-Shift automatisch anpassen lassen von ISE wärend Synthese/Place&Route

FPGA Gast #4207445
Lesenswert?
• ▲
▼ 
Hallo zusammen,

Ich habe eine grundsätzliche Frage:

In einem Design habe ich Clock & Daten. Der Clock geht an eine DCM. Nach 
dem Place&Route kommt es vor, dass eine SETUP oder HOLD Zeit nicht 
eingehalten wird. Ich korrigiere dies, indem ich im Static-Timing Report 
schaue wie groß die Angabe "Ideal Clock Offset To Actual Clock" ist.

Anschließend füge ich diesen Wert als Phase-Shift in meine DMC ein und 
danach lasse ich das Design nochmal durchlaufen. Dann passt es in der 
Regel.

Nun ist es aber so, dass sich (wenn das Design nennenswert geändert 
wird) auch der nötige Phasenoffset mal ändert. Muss man das dann manuell 
machen, oder gibts da einen Automatismus. So in der Art, dass ISE wärend 
der Synthese/Place&Route schaut wieviel Offset nötig ist und die DCM 
entsprechend setzt...

Komponenten:
Virtex5
ISE14.7

Grüße!
FPGA
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
daniel__m Gast #4214269
Lesenswert?
• ▲
▼ 
Hi,

automatisch kenn ich nichts.

FPGA schrieb im Beitrag #4207445:
> wenn das Design nennenswert geändert

Aber das hier klingt nach fehlendem IOB-Attribute. Mit diesem Attribute 
werden die Daten in der IOB-Celle gesampled. Dieser Pfad ist konstant 
auch wenn sich das Design grundlegend ändert, d.h. einmal einstellen und 
gut ist.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren