4 Lagige Platine DK's

Verzweifelter Junior Layouter Gast #4214527
Lesenswert?
• ▲
▼ 
Moinsen,

ich frage mich gerade was eine 4 lagige Platine für einen Sinn macht, 
wenn NUR von Top nach Buttom durchkontaktiert wird. SO ist es ja bei 
pcb-pool.

Bei einer 4 lagigen Platine würde ich folgende Aufteilung haben:
1 Signal
2 VCC
15 GND
16 Signal

Wenn ich jetzt zb einen Abblockkondensator verdrahten will, bei einem 
STM32 ist es ja so geil, das VCC und GND nebeneinander liegen, dann 
würde ich ja rein theoretisch für VCC einen Blind Via nach Layer 2 und 
für Masse nach Layer 15 legen.
Aber bei pcb-pool geht das anscheinend nicht bei den 4 lagigen aus dem 
online Kalkulator.
Dann frage ich mich was der quatsch mit den viel lagigen im Online 
Konfigurator soll.
Oder habe ich hier etwas übersehen und/oder falsch verstanden.
Ich wüsste nicht wie ich bei dem pcb-pool Multilayer Setup einen 
Abblockkondensator nach VCC und GND in zwei verschiedene Layer verbinden 
sollte?!?!
Und vorallem, wie komme ich denn an 2 und 15 überhaupt ran, wenn ich nur 
ganz durchkontaktieren kann?
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Johannes O. #4214535
Lesenswert?
• ▲
▼ 
Ich glaub da hast du nur was falsch verstanden. Bei PCB-Pool hab ich 
auch schon 6-lagige Platinen bestellt, die waren wie erwartet. Also die 
Durchkontaktierung ging durch alle Lagen hindurch. WENN in den 
jeweiligen Lagen eine Leitung (oder Fläche) an das Via angeschlossen 
war, dann war eben Kontakt, ansonsten nicht.
Du brauchst also keine Buried oder Blink Vias und ähnlich teures Zeug.

Die Vias gehen immer durch alle Lagen hindurch. Auf welchen Lagen eine 
Verbindung(!) besteht, liegt allein an dir.
D.h. für deinen Abblockkondensator würde für beide Anschlüsse ein Via 
einmal durch gehen. Aber nur auf der Top Lage (wo der Kondensator sitzt) 
und in der JEWEILIGEN Innenlage wäre das Via verbunden.

Zum Beispiel wie hier:
http://techdocs.altium.com/sites/default/files/wiki_attachments/209845/Pcb_Obj-Via_Via_LayerStackup.png

Das Via ganz links wäre ein Via, welches nur mit GND verbunden ist. Das 
Via ganz rechts wäre nur mit 3V3 verbunden. Beachte die Aussparungen um 
das Via herum in den Lagen, welche nicht benutzt werden.

(Das in der Mitte sind buried und blind vias. Die sind teuer und das 
machst du nur, wenns gar nicht anders geht. Also wenn die Fläche extrem 
teuer ist (Handy etc.). Nicht aber bei Bastelprojekten oder "normalen" 
Platinen).
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren