Hallo Leute, ich habe heute mein erstes DDR3 Layout geroutet. Da DDR3 ja nicht so ganz trivial zu layouten ist, wollte ich da nochmal ein paar mehr Augen drüber schauen lassen. Habt ihr Erfahrungen ab welchem Leiterbahnabstand man da mit erhöhtem Crosstalk rechnen muss. Ab und zu kommen sich da ein paar Leiterbahnen bis auf 100µm nahe.. Ich freue mich sehr über jede Anregung, Kritik und jeden Verbesserungsvorschlag. Die Decoupling Caps die rund um den SDRAM footprint angeordnet sind habe ich noch nicht angeschlossen. Das wird aber möglichst niederinduktiv und ohne Via passieren. Das Stackup der Platine sieht übrigens so aus: 1 - Footprints & Low Speed Traces 2 - Power Plane 3 - DDR3 (Rot im Bild) 4 - Power Plane 5 - Power Plane 6 - DDR3 (Blau im Bild) 7 - Power Plane 8 - Footprints & Low Speed Traces 6 Lagen würden sicherlich auch reichen, jedoch werden dort die Leiterbahnen für die 50R Impedanzen zu breit. (Ausgehend von den Standard Lagenaufbauten der Hersteller - alles andere wird zu teuer) Kennt jemand evtl. einen Leiterplattenhersteller der einen 50R Impedanz-freundlichen 6 Lagen Aufbau anbietet? Besten Dank im Voraus, Grüße
Angehängte Dateien:
-
DDR3_Layer1.png
(460 KB)
-
DDR3_Layer2.png
(470 KB)
