Unbenutze Pins in Quartus

OP #4284282
Lesenswert?
• ▲
▼
Hallo zusammen,
  ich hab mal eine wichtige Frage, die ich nicht klären konnte.
In Quartus kann man ja einstellen, daß unbenutzte Pins z.B. als Input 
mit Pullups geschaltet werden. Diese Option sollte in 90% aller Fälle ja 
korrekt sein (z.B. bei CS Signalen für RAMS, SPI,etc.). Jetzt musste ich 
mit Schrecken feststellen, daß Signale(Pins) in Verilog anscheinend auf 
GND gezogen werden, wenn sie keinen Treiber haben. Das ist mir bis jetzt 
noch nicht klar gewesen. Wie ist "unused Pin" bei Quartus definiert?? 
Wenn ich ein Pin im TOP-Modul definiere, aber kein Signal zuweise ist 
dieser Pin wohl nicht "unused", da er auf GND gezogen wird. Sind "unused 
Pins" wirklich nur Pins, die nicht im Pinmapper zugeordnet sind? Und 
welchen Zustand haben INOUT, wenn ich kein Signal zuordne? Sind die Z 
oder was?!
Danke für euere Antworten.

Gruß,
  SIGINT
Gast #4284425
Lesenswert?
• ▲
▼
Wenn du einen Pin gar nicht zuweist (Pinplaner) wird er die 
Default-Einstellung "erben". Näheres dazu wie jeder Pin zu beschalten 
ist, findest du in der .pin-Datei im output-Verzeichnis.

Weist du einem Ausgang keinen Wert zu wird er wohl mit 0 vorbelegt und 
treibt dann permanent 0 - das solltest du auch als Warning sehen: ... 
"Stuck at Ground"...
Ich würde vorschlagen du probierst es einfach mal mit einem Testprojekt 
aus und sammelst so Erfahrung. Sowas gehört zu den essentiellen Aufgaben 
im Bereich FPGA.

Nichtsdestotrotz solltest du immer darauf achten dass alle Signale 
belegt sind. Mit vernünftigen Tools wird das schon während des 
Designprozesses automatisch aufgedeckt.
OP #4285145
Lesenswert?
• ▲
▼
Ich hab mich immer auf die Meldung "output port xxx has no driver" 
konzentriert und angenommen, daß die Ports dann Hochohmig mit Pullup 
sind.
Glücklicherweise scheinen die bidirektionalen Ports Hochohmig zu sein, 
wenn kein Treiber anliegt. Also hat der FPGA wahrscheinlich nicht gegen 
die RAM IOs getrieben. Mir fehlt leider die Zeit und Geduld "richtig" an 
die Sache zu gehen.... eigentlich schade, da FPGAs richtig genial sind.

Gruß,
  SIGINT

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.