Hallo, Beim Layouten einer DDR3 Anbindung gibt es ja verschiedene Ansätze die Leitungen ordentlich zu terminieren. Da DDR3 auf Fly-By routing optimiert wurde, ist die Fly-By terminierung auch sicher die am häufigsten anzutreffende. Wie sieht das jetzt aber aus, wenn ich eine einzelne DDR3 Komponente an einen FPGA anschließe? Fly-By fliegt da natürlich raus, da eben nur ein IC vorhanden ist. Dann gibt es noch folgende Möglichkeiten: -Gar nicht terminieren -Serienterminierung -Parallelterminierung Da FPGA und DDR3 nicht weit voneinander entfernt sind (ca. 1cm dazwichen), erwäge ich die terminierung komplett wegzulassen. Sieht man zum beispiel auch beim "Arty" Dev-Board: https://reference.digilentinc.com/_media/arty:arty_sch.pdf (Direktlink zu PDF) Wie sehen eure Erfahrungen dabei aus? Grüße, Jost
Die allermeisten FPGAs können doch On Die Terminierung des Chips nutzen, oder? Ansonsten in den FPGA User Guide für den DDR Controller schauen da steht mit Sicherheit was zur Terminierung drin. Beim z.B. Xilinx Artix an DDR2 braucht man gar nix weiter.
Hi Christian.. Danke für die Antwort. ODT gibts aber soweit ich weiß nur für die Datenleitungen.. Die Address- und Steuerleitungen werden immer diskret terminiert.
Gast
#4386281
Den Takt zum DRAM würde ich auf jeden Fall terminieren, für DQ und DQS die On die Terminierung nutzen. Adressen und Kommands würde ich bei der Länge auch ohne Termininierung betreiben. Mit welcher Frequenz willst du das DRAM betreiben?
Hallo Achim, der Takt wird natürlich terminiert. :) Gut zu hören, dass du auch ohne terminierung fahren würdest. Das ist auch das, was ich auf den meisten Digilent Boards gesehen habe. Der I/O Takt liegt bei 400MHz. Durch DDR also ein effektiver Takt von 800MHz. Grüße
Takt natürlich terminieren, aber bei kurzen Leitungen kann man den Rest sicher weglassen, durch die Widerstände kriegt man bei 400MHz eher Probleme als ohne. Schau dir eein paar FPGA Boards an.