PLLs unter Vivado in VHDL erzeugen oder konvertieren

Hocko79 Gast 12.03.2016 00:22 #4504112

Lesenswert?

•

Ich möchte eine komplette Schaltung für einen Artix7 von ISE ins Vivado 
ziehen und stosse auf Probleme bei den Cores. Zwar werden die 
konvertiert, sind aber nur z.T. nutzbar. Bei den DCM ist es z.B. so, 
dass nach der Konversion nur Verilog vorliegt.  Daher habe ich versucht, 
die PLL einfach neu zu machen, erhalte aber nur noch eine Verilog-PLL 
die ich nicht instanziieren kann. Ich finde nirgends eine Vorgabe dafür. 
Die Projektsprache steht aber auf VHDL.

Wie komme ich zu einem VHDL-wrapper?

Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden

Christian R. (supachris) 12.03.2016 07:09 #4504160

Lesenswert?

•

▲
▼

Vhdl Wrapper gibts in Vivado nur selten. Lass dir den Core erzeugen, 
dann gibts ein Instantiation Template in vhdl. Fertig. Die erzeugten 
Files direkt einbindet wird da nix mehr. Eingebunden wird dann der Core 
selber, also das xci.

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Fpgakuechle K. Gast 12.03.2016 22:00 #4505045

Lesenswert?

•

▲
▼

Templates finden sich im library guide der jeweiligen Architektur. Für 
ne Artix - PLL in 
http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/7series_hdl.pdf 
auf Seite 354 f..

MfG,

Antwort Zitieren Bearbeiten Löschen Beitrag melden

J. S. (engineer) 13.03.2016 20:58 #4506191

Lesenswert?

•

▲
▼

Man kann die Cores direkt aus VHDL heraus in gewohnter Weise 
instanziieren, auch wenn es kein ausdrückliches VHDL template dafür 
gibt. Mir ist auch aufgefallen, dass es nicht immer ein VHDL zu geben 
scheint. Schau aber mal in das Core-Verzeichnis. Die Instanziierungen 
heissen *.vho. Auch in den *stub ist die Entity zu finden.

Die Simulation gelingt mit den sog. "xyz_sim_netlist.vhdl".

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Hocko79 Gast 15.03.2016 01:08 #4507632

Lesenswert?

•

▲
▼

Ok, ich habe sie gefunden. Mich wunderte nur, daß man beim Rechtsklick 
mit der Maustaste über die GUI immer nur ein Verilog template gezeigt 
gekommt, nicht aber ein VHDL - obwohl im Core selber behauptet wird, der 
Coregen erzeuge beides.

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Kameramann Gast 21.03.2016 14:00 #4515882

Lesenswert?

•

▲
▼

Bei mir werden die in der Registerkarte "IP Cores" unter dem jeweiligen 
Core aufgeführt:

- Clock100
  - Instantiation Template
  - Synthesis
  - Simulation
  - Change Log
  Clock100.dcp
  Clock100_sim_netlist.vhdl
  Clock100_sim_netlist.v
  Clock100_stub.vhdl
  Clock100_stub.v

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren