Gast
#4525789
Hallo zusammen: Ausgangslage: FPGA: Spartan6 Entw.: ISE VHDL ich habe ein getaktetes FlipFlop, an dessen Eingang direkt ein IOB kommt. An den Ausgang des FlipFlop kommt wieder ein IOB. Also so: IOB--->FlipFlop---->IOB. Frage: Ich möchte, dass das FlipFlop im Eingangs IOB implementiert wird. Problem: Nutze ich dieses Constraint, so wird mir das FlipFlop ins Ausgangs IOB gesteckt:
1 | |
Wie muss das Constraint aussehen, damit das FlipFlop im Eingangs IOB landet?! Danke und Gruß! FPGA