Flip Flop in ein IOB setzen --> Landet es im Eingangspad oder Ausgangspad?!

[Hans (Gast)]

Hallo zusammen:

Ausgangslage:
FPGA: Spartan6
Entw.: ISE VHDL

ich habe ein getaktetes FlipFlop, an dessen Eingang direkt ein IOB 
kommt. An den Ausgang des FlipFlop kommt wieder ein IOB.

Also so:
IOB--->FlipFlop---->IOB.

Frage: Ich möchte, dass das FlipFlop im Eingangs IOB implementiert wird.

Problem:
Nutze ich dieses Constraint, so wird mir das FlipFlop ins Ausgangs IOB 
gesteckt:

INST "FlipFlop" IOB = FORCE;

Wie muss das Constraint aussehen, damit das FlipFlop im Eingangs IOB 
landet?!

Danke und Gruß!
FPGA

[Chef (Gast)]

Ohne der 100%ig FPGA-Fachmann zu sein, würde ich mal tippen, daß die FFs 
bei den Eingangssignalen in die Eingangs-Blocks geschoben werden und bei 
den Ausgangssignalen in die Ausgangs-Blocks. Kann aber auch anders herum 
sein.

[Sigi (Gast)]

Per Constraints geht das glaube ich nicht.

Was aber statt Constraints geht: Instantiiere
doch einfach ein Input- bzw. Output-FF per
Hand (bei Spartan: IDDR bzw. ODDR, siehe
"Spartan-6 Libraries Guide for HDL Designs").

[Fpgakuechle K. (Gast)]

map -pr i ->

http://www.xilinx.com/itp/xilinx10/isehelp/ise_c_imp_strategies.htm

s.a.:
http://www.xilinx.com/support/documentation/sw_manuals/xilinx11/pce_p_registers_in_iob.htm


MfG,