Hallo zusammen,
ich arbeite an einer 6-lagigen Platine mit recht hoher Packungdichte.
Ich hätte gerne, dass der Altium Designer bei through hole vias immer
nur die kontaktierten Lagen mit einem Restring versieht.
Aus verschiedenen Quelle habe ich, dass das eigentlich auch das normale
Verhalten ist. Leider werden bei mir immer auf allen Layern Restringe
erzeugt, das zerlöchert mir unnötigerweise die Versorgungslagen in der
Mitte.
Zur Verdeutlichung habe ich 2 Screenshots angehängt.
-01 hätte ich gerne automatisch
-02 ist leider standard
Hatte von euch schon jemand das Problem?
Ich habe dazu im Netz nichts gefunden.
Vielen Dank und Grüße
Manuel
Wenn Du das so wie in 01 fertigen lassen willst, wirst Du vermutlich auf
die Nase fallen.
Beim Verpressen und allgemein bei der der Fertigung hast Du Toleanzen zu
beachten.
Soweit ich weiss, ist das Via so lange in Ordnung, wie die Bohrung den
Restring nicht durchtrennt. Das bedeutet Deine Clearance faengt immer
erst am Rand des Restringes an.
Ist es nicht so, dass die Platine nach dem verpressen gebohrt und
durchkontaktiert wird? Es liegt ja sowieso zwischen jeder Kupferlage
eine Isolierschicht, da leuchtet mit nicht ein wofür der innere Restring
gut sein soll...
Der wird auch, wenn nicht benoetigt von den LP Herstellern entfernt,
jedoch wie bereits gesagt, darfst Du trotzdem die Clearance nicht
verkleinern bzw. nur zur Huelse bemessen.
Manuel schrieb:> Ist es nicht so, dass die Platine nach dem verpressen gebohrt und> durchkontaktiert wird? Es liegt ja sowieso zwischen jeder Kupferlage> eine Isolierschicht, da leuchtet mit nicht ein wofür der innere Restring> gut sein soll...
Der Restring ist normalerwesie gerade mal so breit, dass damit die
Bohrtoleranzen abgedeckt sind. Das heißt das Bohrloch kann auch mal an
der Kante des Restringes oder sogar leicht außerhalb liegen. Deshalb
wäre es eine ganz schlechte Idee in den nicht angeschlossenen Lagen die
Leitungen näher an das Bohrloch zu legen.
Ok, ich dachte die Bohrtoleranz liegt innerhalb des Restring, dann
könnte man ja auf die Clearance zwischen Pad und benachbarten Bahnen
verzichten. Sollte die Bihrung den Restring verlassen ist das natürlich
Käse...
Schade, das wäre eine kostenneutrale Möglichkeit gewesen die Dichte zu
erhöhen.
Danke für die Erklärung!
Helmut S. schrieb:> Manuel schrieb:>> Ist es nicht so, dass die Platine nach dem verpressen gebohrt und>> durchkontaktiert wird? Es liegt ja sowieso zwischen jeder Kupferlage>> eine Isolierschicht, da leuchtet mit nicht ein wofür der innere Restring>> gut sein soll...>> Der Restring ist normalerwesie gerade mal so breit, dass damit die> Bohrtoleranzen abgedeckt sind. Das heißt das Bohrloch kann auch mal an> der Kante des Restringes oder sogar leicht außerhalb liegen. Deshalb> wäre es eine ganz schlechte Idee in den nicht angeschlossenen Lagen die> Leitungen näher an das Bohrloch zu legen.
Ich habe noch vergessen zu erwähnen, dass der Bohrerdurchmesser(DHS) 2
bis 4mil größer ist als der Durchmesser(FHS) der im PCB-layout angegeben
wird. Den genauen Zuschlag wählt dein PCB-Hersteller ohne dich zu
fragen.
FHS finished hole size
DHS drilled hole size
Manuel schrieb:> Aus verschiedenen Quelle habe ich, dass das eigentlich auch das normale> Verhalten ist. Leider werden bei mir immer auf allen Layern Restringe> erzeugt, das zerlöchert mir unnötigerweise die Versorgungslagen in der> Mitte.
Hallo Manuel,
das kannst Du im OutputJob bei der Erzeugung der Gerbateien/ODB Dateien
einstellen ob er dei erzeugen soll. Wo genau habe ich nicht greifbar,
habe den Punkt aber schon mal an/abgehakt.
rgds
Von Würth wurde uns mal mitgeteilt, dass auch der Abstand zwischen
Bohraußenkante zum nächsten Kupfer wichtig ist. Den genauen Wert habe
ich jetzt nicht mehr im Kopf, er war aber höher, als Restring plus
Kupfer-Kupfer-Clearance zusammen.
Allerdings war das auch ein hochlagiges PCB mit mehr als 10 Lagen.
Bei weniger als 10 Lagen entschärft sich das etwas aber das ist ein
Faktor, den man mit dem PCB-Hersteller klären sollte.
Manuel schrieb:> k, ich dachte die Bohrtoleranz liegt innerhalb des Restring, dann> könnte man ja auf die Clearance zwischen Pad und benachbarten Bahnen> verzichten. Sollte die Bihrung den Restring verlassen ist das natürlich> Käse...
Die Bohrtoleranz liegt immer im Bereich des Restrings, sofern dieser den
Design Rules des LP Herstellers nach gesetzt wurde. (Andernfalls sollte
die CAM Abteilung des LP Fertigers dich auf ein derartiges Problem
aufmerksam machen)
Aber um es nochmal verständlich zu machen:
Gehen wir davon aus, daß alles richtig ist und der Bohrer den Restring
nie verlässt. In dem Fall ist es zulässig, daß der Bohrer den Restring
Rand tangiert. Wenn du nun einen Leiterzug neben den Restring legst hast
du dort den minimalen Abstand, welcher zwischen 2 Netzen zulässig ist.
Egal, ob der Restring da ist, oder nicht. Der Restring ist der Bereich,
in dem das Bohrloch ist.
6a66 schrieb:> Hallo Manuel,>> das kannst Du im OutputJob bei der Erzeugung der Gerbateien/ODB Dateien> einstellen ob er dei erzeugen soll. Wo genau habe ich nicht greifbar,> habe den Punkt aber schon mal an/abgehakt.
Ist im Output Job File, Gerber Files Electrical, Gerber Setup, Layers
der punkt "include unconnect mid-layer pads".
rgds
Christian B. schrieb:> Egal, ob der Restring da ist, oder nicht.
Das Missverständnis ist schon älter als alle CAD-Systeme. Wir hatten
schon bei geklebten Vorlagen "Spezialisten", die, wenn sie zuwenig Platz
hatten, mit dem Messerchen die Lötaugen angeschnitten haben, teilweise
bis zur Mitte, um die Leiterbahnen eng daran vorbeilegen zu können. Und
dann haben sie sich sehr gewundert, dass die DK-Bohrung bei der fertigen
Leiterplatte einen Kurzschluss mit der Leiterbahn hatte.
Natürlich wurde dann regelmässig behauptet, der Hersteller hätte da
irgendwas falsch gemacht, und die LP müssten kostenlos ersetzt werden.
Georg
Ab Version 14.3.9 ist unter Tools der Befehl Remove Unused Pad Shapes
dazu gekommen, der genau das macht was Du möchtest. Damit kann man die
Shapes entfernen aber auch wieder zurückholen. Bei den älteren Versionen
geht es halt erst bei der Gerber Erzeugung (Siehe 6a66).
Gruß
Taz
allerdings dürfte mittlerweile klar sein, daß er das, was er möchte,
eigentlich lieber nicht möchte.
Wie gesagt: So etwas kann in Backplanes mit differentiellen Signalen
etwas nützen, wo die ungenutzten Bohrwandungen dann zurückgebohrt
werden. Eine andere Anwendung dafür kenne ich nicht. Das ist somit sehr
exotisch. Der Vermeintliche Platzgewinn ist eine ziemliche Falle, aber
Altium lässt dich den Leiterzug sowieso nicht näher heran führen, ob mit
oder ohne Pad. (Esseidenn, du hast die Pads sehr viel größer gemacht als
notwendig) Was sinnvoll sein kann ist, unterschiedliche Restringe auf
unterschiedlichen Lagen zu haben. So nutze ich z.B. gern SMD
Abstandsbolzen. Da diese nur einseitig gelötet werden benötigen Sie auch
nur auf der Lötseite ein entsprechend großes Pad, alle anderen Lagen
sind dann mit dem Minimalrestring versehen. Dort spart es wirklich Platz
auf den Innenlagen, nicht jedoch, wenn nur der minimale Restring
verfügbar ist.
Hi Christian B.
Ich hab mal ein wenig getestet.
Einer Internal Plane ist es tatsächlich egal ob das Pad da ist oder
nicht - da hätte ich den großen Vorteil gesehen (z.B. bei HF wo man sehr
viele GND VIAs setzt und sich so die VCC Plane durchlöchert).
Aber bei einer Polygon-Plane auf einer internen Lage funktioniert das
sehr gut. Mit den Leiterzügen komme ich auch näher heran, was bei einer
Entflechtung von z.B. BGAs hilfreich sein könnte. Ansonsten bin ich ganz
deiner Meinung.
PS: Ob etwas geht oder nicht ist bei Altium ja auch immer
Versionsabhängig ich habe 16.0.6.
Taz G. schrieb:> Einer Internal Plane ist es tatsächlich egalTaz G. schrieb:> Aber bei einer Polygon-Plane auf einer internen Lage funktioniert das> sehr gut
Dann läuft da aber was grundsätzlich schief - wieso sollte da ein
Unterschied sein? Ich gehe davon aus, dass eine polygon plane genau zum
gleichen Ergebnis führen MUSS. Eine GND plane ist eine GND plane, egal
als was man sie anlegt.
Georg
Ja sollte man meinen, das eine Internal Plane und eine Polygon zum
gleichen Ergebnis führen sollten aber sie werden sehr unterschiedlich
behandelt.
Die Internal Plane wird im Layer Stack Manager definiert, invertiert
dargestellt und automatisch erstellt. Das Polygon hat seine eigenen
Rules, muss platziert werden und angetriggert werden zum neu zeichnen.
Ich denke das ist nichts Neues für dich, wollte nur betonen das
(Internal)-Plane nicht gleich (Polygon)-Plane ist.
Das unterschiedliche Verhalten sehe ich als Bug oder Software Macke.
Aber wir weichen vom Thema ab, würde mich interessieren ob Manuel mit
der Antwort zufrieden ist.
