Hallo Leute Ich habe ein merkwürdiges Problem mit der Poligon Pour funktion in altium. Als polygon connect style in den design roules habe ich direct connect eingestellt. Wenn ich nun ein polygon über pads des selben nets ziehe, funktioniert das wunderbar und das polygon verbindet sich mit dem pad. Wenn ich nun aber aus dem polygon einen track des SELBEN nets ziehen möchte, und danach repour ausführe, wird die Verbindung zwischen Polygon und Track gekappt /bzw. es wird die Track clearance Rule angewendet, OBWOHL diese clearance rule nur für objekte unterschiedlicher Netze definiert ist. Weiss jemand woran das liegen kann?
Wenn Du einen Doppelclick auf das Polygon machst, steht dann unter "Net Options" das auch auf "Pour Over All Same Net Objects"?
Hi Nicolas, nur ein Hinweis. Die Pads ohne Wärmefallen vernünftig zu löten ist nicht einfach. Ich würde die Pads nicht ändern sondern nur Durchkontaktierungen auf 'direct Connect' einstellen. Will man richtig Strom über die Pads schicken würde ich die 'Conductor Width' anpassen. MFG Taz
Gast
#4545457
Blöd nur, wenn das Pad mit der Wärmefalle zu einem LDO gehört. :-)
Servus, ich verlege von den paar Pads, die etwas "dicker" an das Polygon angebunden werden sollen, immer manuell kurze Leiterbahn-Stücke. Das scheint mir viel weniger Aufwand, als in den Design-Rules dafür irgendwelche komplexen Regeln einzuführen.
Rudolph schrieb: > Blöd nur, wenn das Pad mit der Wärmefalle zu einem LDO gehört. :-) Denn Kommentar versteh ich nicht. Da macht man halt die Stege Footprint bezogen viel breiter. @Thomas Das wirklich ganz einfach, überhaupt nicht komplex und viel schneller. z.B. für GND Netz, unter 'Plane - Polygon Connect Style' RechtsKlick 'new Rule' die neue Rule xxx_1 anklicken - first Object auf 'Net' und Netz 'GND' wählen. Conductor Width auf z.B. 0.4mm stellen - fertig. Dauert ca 20sek. Für die VIAs auf 'Direct Connect' zu stellen einfach erstes Objekt auf 'Custom Query' stellen und 'isvia' eintippen. Probiers aus - an den Rules kommt man auf Dauer eh nicht vorbei daher lohnt es sich, sich damit einwenig zu beschäftigen.
Taz G. schrieb: > Probiers aus - an den Rules kommt man auf Dauer eh nicht vorbei daher > lohnt es sich, sich damit einwenig zu beschäftigen. Danke, ich arbeite schon mit den Design Rules, aber z.B. mit so einer simplen Regel, die dann alle VDD-Pads stärker ans VDD-Polygon anbindet, hätte ich dann auch wieder alle 0402 Pull-UP Widerstände mit dicken Stegen verbunden und das gibt dann evtl. ein hübsches Friedhofsmodell statt einer funktionierenden Platine... ;) Ich meine, um den VDD-Pin eines LDOs dick an die Kupferfläche anzubinden und den Rest zu lassen, legt man schneller mal manuell ein oder zwei Leiterbahn-Segmente von eben diesem Pin, als für diesen Pin eine Regel aufzusetzen.
@Thomas ich geb Dir Recht jeder hat so seine Arbeitsweise. Ich starte immer mit einem standard PCB in dem ich schon einige Rules hinterlegt habe. Da habe ich auch schon Footprint abhängige Rules vorbereitet (ob dieses Footprint nun da ist oder nicht ist egal hauptsache die Rule ist schon mal da). Ich würde für den LDO die Rule 'Footprint' - 'LDO_blabla' Stegbreit = 0.5mm einfach in meiner default Platine aufnehmen und hätte nie mehr Ärger damit. Aber jeder soll es so machen wie er meint, ich möchte nur die Möglichkeiten aufzeigen.
Man kann die Regeln auch ex- und importieren, sodaß man sich nicht immer ein leeres PCB vorhalten muss.
Rudolph R. schrieb: > Wenn Du einen Doppelclick auf das Polygon machst, steht dann unter > "Net > Options" das auch auf "Pour Over All Same Net Objects"? Das wars, vielen dank. :)
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.