Virtex CLKDLL / Testbenchfehlermeldungen

Tom Gast 19.12.2005 14:42 #297638

Lesenswert?

•

Hallo zusammen,

ich habe mir nach dem Xilinx AppNote 132 einen Clockhalbierer
zusammengebaut, der aber in der Simulation nicht funktioniert.
Die Testbench werde ich in einem zweiten Post hinterlegen.
Die Fehlermeldung lautet:
WARNING:Simulator : 93 - Request to trace Signal ...usw

Ich habe leider keine Erklärung dafür, vielleicht aber Jemand aus dem
Forum.....

Vielen Dank für etwaigen Support...!!!

Gruß
Thomas

Angehängte Dateien:

Clock1_to_Clock2_adaption.vhd (2,93 KB) | Codeansicht

Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden

Tom Gast 19.12.2005 14:43 #297639

Lesenswert?

•

▲
▼

Hier die Testbench mit angehängter Fehlermeldungen

Angehängte Dateien:

TB_Clock1_to_Clock2_Adapt.vhd (3,85 KB) | Codeansicht

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Tom Gast 19.12.2005 16:24 #297640

Lesenswert?

•

▲
▼

Hallo nochmal,

hat keiner eine Idee für mein Problem?!?

Verzweifelte Grüße
Tom

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Xenu Gast 19.12.2005 16:31 #297641

Lesenswert?

•

▲
▼

Wieso liest Du Dir nicht einfach mal die Fehlermeldung durch?

"Tracing of array of physical type is not supported."
"Tracing of record type is not supported."

Steht doch da was los ist.

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Tom Gast 19.12.2005 16:48 #297642

Lesenswert?

•

▲
▼

Hallo Xenu,

hmm, was ist denn da los?!? Irgendwie werden Arrays von physikalischen
Typen (Zeit) generiert, die nicht überwacht werden können....

Kann ich also den Code nicht simulieren?!?

Gruß
Tom

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren