Guten Tag.
Ich gebe zu: trotz Elektrotechnikstudium habe ich keine Ahnung von
Mikroelektronik. (Sonst würde ich hier ja nicht fragen, ist doch klar)
Ich habe sog. Zerovoltage-MOSFETs gefunden, welche eine Schwellspannung
nahe 0 V haben. - Leider nur N-Kanal. Nun stelle ich mir vor, wenn man
einen aufwendigene digitalen Schaltkreis in CMOS-Technik aufbauen
könnte, welche mit z. B. einer Schwellspannung von 1 mV statt der
üblichen 0,7 V arbeiten würde, könnte man ja die Betriebsspannung auf
1,5 mV oder so reduzieren. OK, die Arbeitsfrequenz wäre viel niedriger,
aber die Energieeffizienz wäre sicher um Größenordnungen höher?
Der Signalpegel ist näher an der thermischen rauschgrenzen, aber für
viele Anwendungen, welche hohe Rechenleistungen benötigen (digitale
Filter), sollte das ja kein Problem sein!
Die Fertigung solcher ICs sollte sogar recht preisgünstig möglich sein,
da man selbst bei einer großen Strukturbreite immer noch eine hohe
Effizienz erreicht.
Warum wird das bisher noch nicht gemacht?
Wenn die Logik nahe 0V arbeitet, dann ist die natürlich extrem
empfindlich auf Einstreuungen von Außen, ebenfalls müsste die
Spannungsversorgung extrem sauber sein, sonst würde die Logik machen was
sie will.
Ich nehme mal folgenden Typen für eine Überschlagsrechnung:
http://www.aldinc.com/pdf/ALD212900.pdf
Gatekapazität: 30pF
Rdson @ Ugs = 100mV: 1.18kOhm
Möchte man nun das Gate eine FETs schalten, ergibt das schonmal ein Tau
von 35.4ns => maximale Frequenz von 1 / (5 * Tau) = 5.65MHz
Geschätzt müsste man die Frequenz bestimmt niedriger ansetzen, dass das
stabil funktioniert. Schliesslich muss man mehrere FETs schalten und
Streukapazitäten kommen auch noch dazu.
Die Dinger schalten zwar innerhalb von 10ns, aber nur bei 5V. Wäre ein
weiterer Faktor, der berücksichtigt werden müsste und die
Arbeitsfrequenz negativ beeinflusst.
Yottabyte Solutions, Inc. schrieb:> OK, die Arbeitsfrequenz wäre viel niedriger,> aber die Energieeffizienz wäre sicher um Größenordnungen höher?
Was zählt: Wie viel Energie muss ich investieren, damit ich eine Lösung
für mein Problem erhalte? Und dazu muss man alles rechnen, nicht nur den
Prozessor. Speisung, Peripherie usw. gehört auch dazu. Wird das Problem
nur sehr langsam berechnet, muss man auch die Zeit dazu zählen. Bringt
mir nix, wenn ich im Internet Zugverbindungen für in 10min raussuchen
will, aber 30min auf das Ergebnis warten muss.
Be S. schrieb:> Bringt> mir nix, wenn ich im Internet Zugverbindungen für in 10min raussuchen> will, aber 30min auf das Ergebnis warten muss.
Doch, dafür hat die Bahn ja die Verspätungen eingebaut.
Mir geht es ja auch nicht um Standard-Computer für Websurfen, Spielen
und ein bisschen Word und Excel, sondern eher um stationäre
Supercomputer.
Es geht ja nur um Anwendungen, wo sehr hohe Parallelität möglich ist,
die Arbeitsfrequenz von wenigen kHz aber bereits ausreicht, z. B. die
Simulation eines Gehirns.
Die Störfestigkeit sollte kein Problem darstellen. Aktuelle Intel-CPUs
haben die Schaltregler in der CPU eingebaut. Dadurch sollten bereits
Einstreuungen in die Versorgung ausgeregelt werden. Außerdem arbeiten
Funksystem ja mit noch niedrigeren Pegeln von 1 µV oder so. Da geht es
auch.
Gibt es da trotzdem noch einen Haken, warum das nicht geht?
Yottabyte Solutions, Inc. schrieb:> Aktuelle Intel-CPUs> haben die Schaltregler in der CPU eingebaut.
das stimmt schon nicht mehr. Intel hat sie wieder ausgbaut
um energieeffizient rechnen zu können müssen sich die Transistoren nicht
nur ausreichend niederohmig schalten lassen, sondern man braucht auch
das Gegenstück dazu (Transistor sperrt und hat ausreichend kleinen
Leckstrom). Wie funktioniert das mit deinem zerovoltage-FET?
Zudem muss das Prozessfenster groß genug sein, damit sich die
Technologie mit vernünftigem Yield fertigen lässt. Einen FET aufs mV
genau zu bauen, ist mit heutigen Technologien nicht machbar (bzw. nicht
bezahlbar).
Die grobe Tendenz deiner Idee stimmt natürlich, und genau nach diesem
Muster entwickeln ja die Halbleiterhersteller ihre Prozesse weiter: die
Strukturen werden kleiner, die Gates werden "dünner" und die
Spannungspegel im Innern der Logik werden geringer. Allerdings liegt das
Optimum heute eben nicht bei einzelnen mV sondern bei einigen 100mV.
Achim S. schrieb:> um energieeffizient rechnen zu können müssen sich die Transistoren nicht> nur ausreichend niederohmig schalten lassen, sondern man braucht auch> das Gegenstück dazu (Transistor sperrt und hat ausreichend kleinen> Leckstrom). Wie funktioniert das mit deinem zerovoltage-FET?
Ja, genau da ist wieder so ein Knackpunkt. Selbst wenn der
"Leckwiderstand" niedrig ist, die Spannung und der Strom sind ja auch
sehr niedrig. bei nur 1/1000 der ursprünglichen Spannung hat man ja
schon 1/1000000 der Leistung, wenn alles andere gleich bleibt. Da würde
mich wirklich interessieren, ob man unterm Strich trotzdem besser kommt.
Achim S. schrieb:> Zudem muss das Prozessfenster groß genug sein, damit sich die> Technologie mit vernünftigem Yield fertigen lässt. Einen FET aufs mV> genau zu bauen, ist mit heutigen Technologien nicht machbar (bzw. nicht> bezahlbar).
Muss man nicht unbedingt. Man könnte ja auch Floating-Gate-FETs nehmen
und diese automatisch kalibrieren.
