Differenzausgänge vom ADC

Fragt sich dann nur noch wozu ein Hobbybastler so schnelle ADCs
braucht... weil mit µC brauchst dann ned daher kommen ^^

Im Datenblatt werden diese als LVDS beschrieben. wie wertet man die
gegenphasigen signale am besten aus? mein ziel ist das signal direkt
auf einen schnellen fifo zu geben. Gibt es eine möglichkeit das
ausgangssignal (LVDS) zu einem 5 oder 3V pegel zu wandeln.

danke

das der uC nicht recht ist mir auch klar. der datentransfer erfolgt mit
400mhz. schnelle fifos gibt es. so soll jeder ausgang seinen eigenen
fifo bekommen. in meinem fall 8 davon. ist der voll wird über usb der
fifo gelehrt. so zumindestens in der theorie.

> gibt es dafür schon "wandler" für "normale" logik?
Würde ich tunlichst unterlassen wenn du den Hauch einer Chance haben
willst die Teile sinnvoll zu verwenden.
Wie Christoph schon sagte hat sich der Hersteller wohl was dabei
gedacht...

Ansonsten über möglichst kurze (3 cm) und etwa gleich Lange
Leiterbahnen direkt an nen geeigneten FPGA. Saubere Groundplane und
Terminierung; gut geplante Versorgung; kein Mucks bei
Single-Ended-Signalen während der Erfassung.
Vielleicht klappts dann auch auf ner 2-seitigen Platine. 4 Lagen und
zumindest gewisse Erfahrung bei High-Speed-Designs wären eher
anzuraten.

zum thema wandler gibt es von maxim lvds->logik wandler für 3 volt bis
400mhz. würde mir schon reichen, aber wie üblich nürgenswo zu kaufen.
naja, muss eine musterbestellung ebend her.