Hallo,
leider habe ich keinen besseren Betreff finden können. Meine Frage
bezieht sich auf den Anhang. Warum verbreitert man die Leiterbahn vor
dem Lötauge? Hat das einen physikalischen Grund?
Gruß Sigurd
Julius J. schrieb:> Um 90° Winkel zu vermeiden, schätze ich.
Glaube ich kaum, nach HF-Kram, wo das wichtig würde, sieht das nicht
aus.
Normalerweise macht man das, um weniger Kupfer bei der PCB-Herstellung
wegätzen zu müssen. Geht dann schneller und die Ätzlösung hält für mehr
Platinen. Außerdem ist die mechanische Stabilität der Leiterbahn so
besser und man sie bei etwas Brutzeln mit dem Lötkolben nicht gleich
abgerissen.
Julius J. schrieb:> Um 90° Winkel zu vermeiden, schätze ich.
Hätte ich auch gesagt. Nicht wegen HF sondern wegen Herstellung. In
spitzen Winkeln kann sich Ätzmittel sammeln und mehr Kupfer abtragen als
gewünscht. Bei 90 Grad Ecken aber eher theoretischer Natur.
Julius J. schrieb:> Um 90° Winkel zu vermeiden, schätze ich.
90° soll man vermeiden, um Sprünge im Wellenwiderstand zu verringern.
Die entstehen, weil der Wellenwiderstand von der Breite der Leiterbahn
abhängt, und wenn man einfache Gemoetrie beherrscht, sieht man sofort,
das im Knick die Leiterbahn ein Stück breiter ist -> kleinerer
Wellenwiderstand - kann Reflexionen erzeugen.
Ob man diesen Einfluss wirklich kennt, darüber wird gerne diskutiert ;-)
Meine Meinung ist, dass bei nicht impedanzkontrollierten Leitungen mit
normalschnellen Signalen (also normale µC-Sachen) das keinen merkbaren
Einfluss hat.
Warum wir das hier sicher nicht haben:
1. Ist da eine Verzweigung drin -> Viel schlimmer als ein Knick
2. verbreitert sich die Leiterbahn stark -> noch viel schlimmer
So rein HF-mässig ist es kontraproduktiv.
Tippe auf "gut gemeint - schlecht gemacht".
Sigurd schrieb:> Warum verbreitert man die Leiterbahn vor dem Lötauge?
Das hat nichts mit dem Lötauge zu tun, sondern mit der T-Verzweigung.
Ich sehe das in dieser Form bei dir zum ersten Mal. Das fällt wohl eher
unter persönliche (Design-)note des LP-Designers bzw. des CAD-Programms.
Insgesamt ist in dem sichtbaren Teil des Entwurfes die Leiterbahnbreite
allerdings übertrieben mickrig.
Die Ätzersparnis dürfte bei einem Prozess mit Aufkupfern kostenmäßig
eher ins Gegenteil umschlagen. Ob das einen (nennenswerten)
wirtschaftliche Einfluss hat, hängt vom Fertigungsprozess ab, dürfte bei
dem Flächenanteil allerdings eher zu vernachlässigen sein.
Mechanisch reissen solche Lötaugen nicht so leicht ab, elektrisch hat
das keine Bedeutung. In dem Fall aber suboptimal gelöst.
Suchbegriff "teardrop", für Eagle gibts dazu eine ULP.
https://cadsoft.io/resources/ulps/?query=teardrop
sogar sieben ULPs
Karl schrieb:> Hätte ich auch gesagt. Nicht wegen HF sondern wegen Herstellung. In> spitzen Winkeln kann sich Ätzmittel sammeln und mehr Kupfer abtragen als> gewünscht. Bei 90 Grad Ecken aber eher theoretischer Natur.
Leute, die richtige Antwort steht doch schon längst da (siehe Zitat). Da
muss man doch nicht mehr mit Ätzersparnis, Wellenwiderstand oder anderen
Sachen rumraten, die mit etwas kritischer Betrachtung wenig/ keinen Sinn
ergeben. Mit dem Via hat das auch nix zu tun.
Gibt übrigens diverse Layoutprogramme, die einem derartige Overlays an
Kanten automatisch erzeugen, Altium z.B..
Eigentlich gehört das eher umgekehrt, nennt sich dann Teardrop-Design
und wird mittlerweile von PCB-Herstellern (z.B. AT&S) bevorzugt, da dann
ein Versatz beim Bohren die Verbindung zur Leiterbahn nicht durchtrennt.
Jürgen Wissenwasser schrieb:> da dann> ein Versatz beim Bohren die Verbindung zur Leiterbahn nicht durchtrennt.
Wenn das passiert hat man ausserhalb der Design Rules gearbeitet. (Oder
der Hersteller hat seinen Prozess nicht im Griff und kann praktisch die
angegebenen Toleranzen nicht einhalten). Bei letzterem würde ich von dem
Hersteller nichts mehr beschaffen.
Christian B. schrieb:> Wenn das passiert hat man ausserhalb der Design Rules gearbeitet. (Oder> der Hersteller hat seinen Prozess nicht im Griff und kann praktisch die> angegebenen Toleranzen nicht einhalten). Bei letzterem würde ich von dem> Hersteller nichts mehr beschaffen.
Fazit: Teardrops sind überflüssig und werden nur von Deppen verwendet
die nicht so schlau sind wie Christian. Korrekt zusammengefasst?
Cyblord -. schrieb:> Fazit: Teardrops sind überflüssig und werden nur von Deppen verwendet> die nicht so schlau sind wie Christian. Korrekt zusammengefasst?
Ich habe noch kein einziges Layout mit Teardrops versehen und hatte
komischerweise auch noch nicht einen einzigen Ausfall wegen einer
Bohrung die ihren Restring verlassen hat.
Seltsam, oder?
p.s.:
Allerdings verzichte ich auch darauf, da die Automatik dafür im Altium
eher bescheiden funktioniert, will man solch ein Design verändern wirds
erst richtig katastrophal. Eh ich also Kniestände mache, die mich
unnötig Zeit kosten lass ich es lieber bleiben, vor allem wenn sowieso
nur die Optik Grund der Ausfertigung ist. Außerdem ist obiges Beispiel
kein Teardrop und somit sowieso sinnlos.
Christian B. schrieb:> p.s.:> Allerdings verzichte ich auch darauf, da die Automatik dafür im Altium> eher bescheiden funktioniert, will man solch ein Design verändern wirds> erst richtig katastrophal.
Du kannst die Teardrops bei Designänderungen auch alle wieder raus
nehmen und am Ende wieder einfügen lassen.
Wenn der Hersteller seinen Prozess halbwegs im Griff hat, wird es auch
ohne Teardrops keine großen Probleme machen. Aber wenn nur 0,1% der
Platinen fehlerhaft gefertigt werden, kann das bei grösseren Volumen
schon einen Unterschied machen, wenn du jede 1000ste Platine wegwerfen
musst. Besonders falls der Fehler im E-Test noch nicht auffällt. Da sind
die 5 Minuten für die Teardroperzeugung und manuelles nachbearbeiten/
Einstellen des Tools dann imho nicht "vergeudet".
Eine eigene Frage?
Dieser Thread ist über 10 Jahre alt.
Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.