|
Anzeige
|
Ressourcen-Report Radix-2
Gast
#4768893
Ich habe eine Frage zur Umsetzung der Radix-2 FFT. Xilinx stellt einen IP Core bereit. Die Application Note DS260 (S.9 Abb. 5) gibt Auskunft über die Implementierung. Der Radix-2 Butterfly beinhaltet eine Multiplikation und zwei Additionen. Der Ressourcen-Report (ISE) weist die Verwendung von 4 DSP Blöcken aus. Kann mir jemand die Differenz erläutern.
Gast
#4768943
Die erklärt sich aus der Tatsache, dass Du eine KOMPLEXE Multiplikation hast.
Gast
#4768945
Danke. Das habe ich nicht bedacht. Da spielt noch mehr mit, wie z.B. die Auflösung / Bitbreite. Man kann auch ein bischen auswählen, WIE die Multiplier implementiert werden. Einmal explizit im CoreGen und einmal implizit über die Randbedingungen. Bei schnellen FPGAs packt er Teile von Termen bei MULs > 18 Bit und manchmal ganze Multipliert komplett in fabric zu bauen, wenn die Frequenz es zulässt. Hatte dazu mal eine Tabelle irgendwo hier gepostet, wo die Bitbreite bei MUL-Operationen langsam steigt und das gut erkennbar ist, finde es aber momentan nicht. Antwort schreibenBitte melde dich an, um einen Beitrag zu schreiben. |
Anzeige
|
