LTSpice - hierarchische Blöcke

[Thomas T. (runout)]

Hallo Experten,

möchten eine Standard-Gatetreiber simulieren.
(Zetex ZXGD3002E6)
Ich habe das *.sub-File
Dort drin sind noch zwei weitere Modelle eines NPN- und PNP-Transistors.

Das *.asy-File habe ich erstellt...
Ich bekomme bei "Run" die Fehlermeldung
"LTspice Missing schematic(s) of the hierarchy:"

Mit "hierarchical blocks" habe ich noch nichts gemacht.
Muss im *.asy-File noch ein Verweis auf die inneren Modelle
eingetragen werden? Wo?

Bin für jeden Tipp dankbar.

Grüße Runout

[TomA (Gast)]

Hallo Thomas,

kopiere deine ".sub" Datei in den Ordner "sub" und die ".asy" Datei in 
den Ordner "sym" im Arbeitsverzeichnis "lib" von LTSpice.

Geh dann in LTSpice und öffne die ".asy" Datei. Wähle im Menü Edit -> 
Attributes -> Edit Attributes. Trage dort dein Bauteil so ein wie im 
Bild vorgegeben.

Habe LTSpiceIV dazu benutzt und es hat auf Anhieb geklappt.

Viel Erfolg und Gruß. Tom

[Helmut S. (helmuts)]

Hier noch eine Alternative mit einem Symbol bei dem du im Schaltplan das 
Modell noch ändern kannst da in "spicemodel.txt" mehrere 
Modelle(package-Varianten?) vorhandenen sind.

[Thomas T. (runout)]

Hallo Tom und Helmut,

es funktioniert...
Ich habe die Variante von Helmut verwendet.
die *.asc und spicemodel.txt liegen im gleichen Verzeichnis.

Nur zum Verständnis:
Dürfte das Modelfile (spicemodel.txt) auch anders heissen? 
(ZXGD300xxx.sub)

Grüße
Runout

[Helmut S. (helmuts)]

> Dürfte das Modelfile (spicemodel.txt) auch anders heissen?
> (ZXGD300xxx.sub)

Da sind beliebige Namen erlaubt.