CMOS Gatterentwurf

[Margret H. (Gast)]

Hallo liebe Elektronikfreunde,

Aus Interesse habe ich mir die Aufgabe gestellt, ein CMOS-Gatter zu 
einer Funktion zu entwerfen.

Mit der KNF und DNF habe ich versucht, ein EXOR-Gatter zu entwerfen und 
zusätzlich eine etwas kompliziertere Schaltung.

Ist meine Vorgehensweise so richtig und stimmen die Gleichungen zu den 
aufgezeichneten Gattern?

Kann es sein, dass es sinnvoll ist, immer für die unteren N-MOS eine 
Form von (Q invertiert) zu nehmen und für die oberen P-MOS, eine Form 
von Q, dabei aber jedes einzelne Glied invertiert?

Theoretisch sollte es doch auch möglich sein, sobald die obere oder 
untere Hälfte vorhanden ist, einfach UND-Zweige mit ODER-Zweigen zu 
tauschen?

Viele Grüße und Danke für euer Verständnis für nicht so Bewanderte
Margret

[Peter ⛄ W. (Firma: Huddel und Brassel Ltd.) (jaffel)]

Haette mich zum Auffrischen auch interessiert da mal rein zu gucken, 
aber sry, da ist nichts lesbar und auch noch verdreht und dann noch als 
(Gast) wo man nicht weiss ob der sich jemals wieder sehen laesst.
Gleich nach dem ersten Bild verging mir die Lust.

75 downloads in ein paar Stunden und keine Antwort sollte zu denken 
geben, ist ja jetzt nichts super kompliziertes.
Vielleicht bemuehst Du einen Formeleditor, LibreOffice, OpenOffice & Co, 
oder scannst die Bilder zumindest mal ordentlich ein.
Ich wette dann kann Dir geholfen werden.

[Margret (Gast)]

Ursprünglich waren diese nicht verdreht.
Ich hatte ehrlich gesagt Angst, dass das Thema gelöscht wird, wenn ich 
die Bilder nocheinmal hoch lade

[Margret (Gast)]

nächster Versuch

[Margret (Gast)]

Ich hoffe, dass es jetzt passt

[bko (Gast)]

Das da sieht auch in etwa so aus (+ zwei inverter):
http://www.vlsitechnology.org/html/cells/sxlib013/xr2.html