Labview VHDL simulieren

Hi,

nutzt hier jemand zufaellig Labview fuer FPGA und kann mir eine 
Ausgabedatei von einer einfachen Logik (vielleicht OR gate) als Beispiel 
zur Verfuegung stellen? Oder eine Aussage machen ob das mit Modelsim 
simulierbar ist?