Forum: FPGA, VHDL & Co. MAX10/DE10-Lite board Erfahrung/Meinungsaustausch gesucht ?


von Reinhard H. (Firma: PRIVAT) (pdp11gy)


Lesenswert?

Hallo,

ich wollte mal fragen, ob jemand schon Erfahrung mit dem MAX10/DE10-Lite
board im  Zusammenhang mit dem 64MB SDRAM hat basierend auf Quartus 
version
15.1 oder 16.1.
Meine Anwendung läuft ohne probleme auf dem DE1 board (8MB SDRAM), auf 
dem
DE0-Nano board(16MB SDRAM) und auf dem BeMicro CV board. Leider ist das
BeMicro CV board nicht verfügbar ( Produktion eingestellt ), so dass ich
mich für das DE10-Lite board entschieden habe. Ein Testprogramm läuft 
ohne
Probleme vom onchip_memory aus, aber nicht vom SDRAM aus.
Details beim Alteraforum:
http://www.alteraforum.com/forum/showthread.php?t=55198&p=224846#post224846
Für jeden Hinweis bin ich sehr dankbar !
Gruß, Reinhard

von Antti L. (trioflex)


Lesenswert?

Interessant. Wir haben gerade ein sehr günstiges (ziel preis 20EUR) 
MAX10 board entwickelt mit SDRAM. Wir hatten keine probleme damit, ist 
aber auch 8MB typ. Ich habe sehr viele jahre kein Quartus mehr gemacht, 
jetzt ging alles aber wie geschmiert, alles ist am ersten versuch 
gelaufen, NIOS mit SDRAM IP core auch.

von Reinhard H. (Firma: PRIVAT) (pdp11gy)


Lesenswert?

Hallo,
tja, mit 8MB und 16MB basierend auf dem DE1 und DE0-Nano board hatte ich 
auch keine Probleme. Derzeit bin ich mit dem Support von terasic in 
Verbindung, aber ohne Erfolg, eher total frustrierend, denn die wollen 
mich nur beschäftigen....

von Donni D. (Gast)


Lesenswert?

https://cloud.altera.com/devstore/platform/16.1.0/sdram-nios-test-max10-de10-lite/
Das hier mal angeschaut? Habe mit dem DE10 selber noch nicht gearbeitet, 
aber bei mir lag es, falls Probleme mit dem SDRAM auftraten, meist an 
Sachen wie falsche Einstellungen für das Timing oder die Clock für den 
SDRAM.

von Reinhard H. (Firma: PRIVAT) (pdp11gy)


Angehängte Dateien:

Lesenswert?

Einstweilen habe ich das/mein Problem gefunden.
Es war ein Problem mit den PINs DRAM_UDQM and DRAM_LDQM.
Diese PINs wurden immer bei einen Qsys "Generate HDL ..."
falsch angelegt/bezeichnet.( in Version Quartus 16.1 )
Ich habe es nun im PIN File  wie folgt geändert:

# DRAM_LDQM,Unknown,PIN_V22,5,B5_N0,3.3-V LVTTL,,4ma,,,
# DRAM_UDQM,Unknown,PIN_J21,6,B6_N0,3.3-V LVTTL,,4ma,,,
DRAM_dqm[1],Unknown,PIN_V22,5,B5_N0,3.3-V LVTTL,,4ma,,,
DRAM_dqm[0],Unknown,PIN_J21,6,B6_N0,3.3-V LVTTL,,4ma,,,

Das komplette PIN-File habe ich auch im Anhang beigefügt.
Gruß, Reinhard

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.