Kennt jemand ein gutes Tool zur Illustration respektive Dokumentation der Signalverbindungen zwischen den einzelnen Entities eines VHDL Projekts? Bisher versucht hab ich Visio und Edraw aber ich finde keinen angenehmen weg um Ports zu platzieren.
Ich hatte mir mal was mit graphviz automatisiert. Nicht für Signalverbindungen, sondern für die Instanzen. Wie unübersichtlich das für Signale wird, kann man sich bei Vivado im Block Design Editor anschauen... Duke
Moin, doxygen kann auch sowas, aber nur für Instanzen/Entity-Relationen. Was die Synthese-Tools sonst 'automatisiert' ausgeben, ist oft kaum als Blockschema zu brauchen. Mit aktuellem GHDL kann man etwas mehr machen, aber man muss es eben selber machen. Ich habe mir da ein paar XML stylesheets (xslt) gebastelt, die aus dem VHDL über den XML-Output Grafiken generieren. Nur muss man die Entity-Schemablöcke in nem Tool wie dia dann selber plazieren und verkabeln. Ev. kannst du mit dem hier was anfangen (da fehlen allerdings noch die 'Magnetpunkte' für die Dia-Connections): https://section5.ch/dclib/xhdl/ Im Prinzip musst du da nur eine per '--file-to-xml' ausgegebene Datei aus GHDL ins Canvas ziehen und dir die SVG runterklauben.
Eigentlich müsste man doch mal ein Tool schreiben, dass entities lesen und importieren kann, um sie dann auch zu verwalten. Leider bin Ich nicht fit mit C++, um das zu machen. Das wäre mal eine gute Diplomarbeit!
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.