Lattice Active HDL Simulation

[JTAG (Gast)]

Weiß hier zufällig jemand ob man SB_RAM4K auch irgendwie mit Active HDL 
verwenden kann?


Bekomme hier folgende Meldung:
# ELBREAD: Error: Design unit SB_RAM4K instantiated in muxtb.ram_bank 
not found in searched libraries: muxtb.
# KERNEL: Error: E8005 : Kernel process initialization failed.
# Error: Fatal error occurred during simulation initialization.

[JTAG (Gast)]

Einfach die SiliconBlue Verilog Sourcen in den Libraries eintragen (und 
vor allem nicht die vorkompilierten VHDL ICE Libs verwenden - damit 
funktioniert defparam anscheinend nicht).


Problem gelöst.