Gast
#5625946
Hallo Leute, Ich habe das Glück/Pein das ich mit GaN-FETs arbeiten kann/muss. Elektrisch gesehen sind das wirklich geile Teile, wenn man den DS-Leckstrom außer acht lässt. Ich muss eine Halbbrücke mit den GaN-FETs von EPC auf eine Platine bringen: 70µ Cu, 175µm Clearance/min. Track soweit so gut. Pulsleistung der FETs und damit auch das Layout soll min. 30A betragen, was für die FETs ein Klacks ist und nur gut 10% ihrer max. Pulsbelastung darstellt. Aber die Vias machen mir sorgen! Nach diesem Dokument (https://epc-co.com/epc/Portals/0/epc/documents/product-training/AN017%20Fourth%20Generation%20eGaN%20FETs%20Widen%20the%20Performance%20Gap%20with%20the%20Aging%20MOSFET.pdf) ist das Layout des Chips dafür vorgesehen, Vias von 12/22mil (also 0,55mm Pad und 0,3mm Drill) genau unter den FET zu bringen, in Verhinderung mit 70µ Cu. Da gehen schon meine Probleme Los! Kein namenhafter Hersteller will mir das bei 70µ herstellen, weil das Restring nur 125µm statt 175µm ist. Ich müsste wenn ich ein 0,55mm Pad haben will auf 0,2mm Drill wechseln. Okay, das wäre also machbar. Bei ~18-25µm Cu typisch in der Hülse würde ich bei einem 0,2mm Via ~1A Belastbarkeit je Via bekommen.Das ist nicht viel! Wobei die Berechnungsmodelle immer für ein Via eine volle Länge der Leiterplattendicke vorsehen. Bei mir wäre das bei eine ~1,7mm starken Leiter mit 6 bis 8 Lagen zu je 70µ nur von einer Lage bis maximal zur dritten, also nur gut die halbe Leiterplattenstärke. Auch würde ich Epoxy Geplugte und Gedeckelte Vias hierfür vorsehen. Durch das viele Kupfer in der Platine hätte ich auch denke ich kein all zu starkes Problem mit der Erwärmung des Vias - die wird gut verteilt. Aktuell würde ich maximal 8 Vias an die Source des FETs bringen können. Kann man Vias "extrem" überbelasten, wenn sie nur auf ca. 1/2 Länge belastet werden? Ich müsste halt bis zu 30A über eben diese 8 Vias bringen. Hat da jemand Erfahrungen damit oder kann mir einen anderen Kniff zeigen, wie das zu bewerkstelligen wäre? Meine Idee wäre auch gewesen, 0,1µm Vias in die Pads zu setzten, aber auch da scheitere ich an den Restringen, geschweige denn daran, das die Hersteller nicht durch 70µm (bzw. dem Vorprodukt vor der Galvanisierung) durchlasern können... Ich hoffe, ich habe euch mein Problem nicht zu wirr formuliert und ihr könnt es verstehen ;)