Dimensionierung Gate-Widerstand P-MOSFET

Zauberlehrling schrieb:
> Wie muss ich den Gate-Widerstand berechnen

Nicht so. Rs ist kein stromverstärkender Bipolartransistor.

Vermutlich passt in deiner Anwendung 0 Ohn, aber informiere dich selbst:

http://www.dse-faq.elektronik-kompendium.de/dse-faq.htm#F.22.2

Mani W. schrieb:
> Wenn es nicht so schnell sein soll oder darf, Oszi und Gatewiderstand...

Mit schnell schalten meinst du wahrscheinlich mittels PWM von einem uC?
Naja, ich möchte per Toggle Switch manuell schalten, also vermutlich 
langsam ;)

Jetzt suche ich halt nach einer Formel für die Berechnung des nötigen 
Widerstands...

Ok, werde ich so machen! Danke!

> das möchte ich als high-side Switch ausführen mit
> dem PMOS SL2302. Maximaler Laststrom dürfte bei 2 A liegen.

Das kannst du alles machen. Aber es sei erwaehnt das du nicht der 
einzige mit diesem Beduerfnis bist. Daher gibt es mittlerweile auch 
spezielle Load switches fuer genau deine Anwendung. Es baut ja auch 
keiner mehr einen OP aus Transistoren nach. .-)

Olaf

Olaf schrieb:
> Daher gibt es mittlerweile auch
> spezielle Load switches fuer genau deine Anwendung. E

Na klar, aber meine Schaltung beinhaltet keinen uC, es ist nur für das 
Batteriemanagement.

Jetzt bin ich allerdings nach den widersprüchlichen Antworten hier 
wieder verwirrt, brauche ich nun einen Widerstand 100 Ohm oder nicht?? 
Es gibt wohl Entwickler, die an jedes Gate erstmal prinzipiell einen 100 
Ohm R setzen. Und andere sagen, braucht man nicht...

Stell dir das Gate als Kapatität vor die du umladen musst um den 
Transistor zu schalten. Der Gate R kann somit mehrere Zwecke erfüllen: 
1. er begrenzt den Maximalstrom während des Umladevorgangs, das ist 
wichtig wenn man einen Leistungs MOSFET oder ähnliches an einen 
Mikrokontroller anschließt da deren Ausgänge für gewöhnlich ca 30 mA 
abkönnen. In diesem Fall berechnet man ihn mit R=U(spannung des 
Mikrocontrollers)/20mA zB: 3.3V/30mA= 100Ohm. Der 2. Effekt der dabei 
auftritt ist, das ein Tiefpass gebildet wird, sprich die Verstärkung der 
Schaltung für hohe frequenzen wird reduziert. In deinem Fall komplett 
egal.

Ich könnte mir denken das auch der ESD Schutz eine Rolle spielt. 
Zumindestens tut er das bei Integrierten Schaltungen.

Also nimm den 100 Ohm R und geh auf nummer sicher!

LG

Wenn du solche Fragen (und Antworten) hast, dann ist es oft ratsam kurz 
selber systematisch nachzudenken und kombinieren:
1) was bewirkt ein gatewiderstand überhaupt?
2) was sind die Vor/nachteile davon und sind diese für meine Schaltung 
relevant?

Nun: ganz kurz aufs Wesentlichste zusammengefasst wirkt ein 
Gatewiderstand als Strombegrenzung für den Gatestrom.
Dies bewirkt:
- Entlastung des gate-treibers
- Verlangsamung der Schaltflanken (kann EMI probleme reduzieren)

Beide diese Faktoren sind eigentlich nur bei hohen Schaltfrequenzen von 
Interesse. es bleibt der kleine Vorteil der Begrenzung des Stromes aus 
dem MCU pin. Dieser wird das gate bei der voraussichtlichen Schalt-rate 
in der Praxis aber auch ohne R mehrere Jahrzehnte unversehrt treiben 
könnte.
Es läuft also auf eine Frage der persönlichen Präferenzen, Grad der 
(über-) Vortsicht und wie immer, dem konkreten Aufbau und Schaltplan ab.
Es ist folglich ganz normal, dass du 1000 verschiene Antworten erhälst 
:)

Zauberlehrling schrieb:
> Na klar, aber meine Schaltung beinhaltet keinen uC, es ist nur für das
> Batteriemanagement.
Dann zeige mal deine Schaltung. Wer treibt?

> Jetzt bin ich allerdings nach den widersprüchlichen Antworten hier
> wieder verwirrt, brauche ich nun einen Widerstand 100 Ohm oder nicht??
> Es gibt wohl Entwickler, die an jedes Gate erstmal prinzipiell einen 100
> Ohm R setzen. Und andere sagen, braucht man nicht...

Es gibt durchaus Gründe für die Verwendung.
- Wenn der FET es aushält (SOA), kann man auch 1k oder mehr verwenden. 
Damit wird der Übergang langsamer, die Schaltflanken werden gemütlicher 
und so werden HF-Abstrahlungen verringert. Wenn man PWM macht, ist das 
kontraproduktiv, weil dann sehr viele Wechsel pro Zeit kommen und das 
den FET unnötig aufheizt. Da nimmt man Treiber, die das Gate möglichst 
niederohmig ansteuern, um es in kürzest möglicher Zeit umzuladen.
- Wenn ein OPA den FET linear ansteuert, kann dessen Gatekapazität (≈ 
0.1nF ... 20nF, je nach Typ) den OPA zum Schwingen bringen. Die mögen 
keine kapazitiven Lasten. In dem Fall helfen 50Ω oder 100Ω
- Ein Logikbaustein hat meistens eine Spezifikation für den maximalen 
Ausgangsstrom. Durch die Gatekapazität kann der beim Umladen 
(=Umschalten) überschritten werden, auch wenn letztlich durch den 
endlichen ON-Widerstand der Ausgangsstufe und wegen der sehr kurzen Zeit 
der Überlastung das diesen Ausgang nicht schädigen wird. Bau einen ein, 
wenn es die Schaltzeit noch zulässt.

Es gibt sicher noch eine Reihe von Fällen, in denen man sich für 0Ω oder 
eben für 20 ... 100Ω entscheidet bzw. entscheiden muss.

> Ich möchte zwischen einem Lipo und der USB-Versorgungsspannung hin und
> herschalten können, das möchte ich als high-side Switch ausführen mit
> dem PMOS SL2302. Maximaler Laststrom dürfte bei 2 A liegen.

Kannst du bitte deinen Schaltplan posten? Habe eine ähnliche Anwendung.

> Jetzt bin ich allerdings nach den widersprüchlichen Antworten hier
> wieder verwirrt, brauche ich nun einen Widerstand 100 Ohm oder nicht??

Woher sollen wir das wissen? Lies dir den Link von Mawin durch, der 
laesst keine Fragen offen, verstehe was der Widerstand fuer Auswirkungen 
hat und entscheide dann selber passend zu deiner Anwendung. Es gibt 
Gruende die dafuer und welche die dagegen sprechen. Es kann sogar sein 
das man seinen Taschenrechner einschalten muss um den optimalen Wert 
auszurechnen. Vielleicht schafft man es sogar einen Wertebereich 
auszurechnen mit dem man leben kann, und vielleicht gibt es dann ja 
bereits in der Schaltung woanders einen Wert in diesem Intervall und man 
braucht nicht einen extra Feeder damit zu bestuecken.

> Es gibt wohl Entwickler, die an jedes Gate erstmal prinzipiell einen
> 100 Ohm R setzen. Und andere sagen, braucht man nicht...

Es ist gibt immer Leute ohne Ahnung die einfach nach Schema F kopieren 
und garnicht wissen was sie machen. Es ist aber dumm die dann selbst 
auch noch mal zu kopieren. Die Menscheit wird nicht klueger wenn nur 
noch jeder von jedem kopiert.

Olaf

Ich dachte bis dato, der Gatewiderstand soll die Güte des sich, aus 
parsitärer Zuleitungsinduktivität und Gatekapazität ergebenden 
Reihenschwingkreis, herabsetzen, um ein "Klingeln" auf der GS-Strecke zu 
verhindern.
Das würde dann nämlich irgendwo bei 100Mhz (je nach Aufbau) den FET im 
Umschaltmoment ungewollt "ein-aus-ein-aus" hin und her schalten lassen.
Der µC hingegen sollte ja wohl mit 1nF an seinen IOs nun nicht gleich 
kaputt gehen. Das halte ich für laienhaft erklärt und als Erklärung 
irgendwo "ausgeborgt".
Nun denn ...
Äxl

Olaf schrieb:
> Die Menscheit wird nicht klueger wenn nur
> noch jeder von jedem kopiert.

Deswegen versuche ich es ja zu verstehen, damit ich eine begründete 
Entscheidung treffe und nicht nur nachplappere.

Die Sache mit dem Schutz der Input-Pins des uC leuchtet mir ein und dass 
es da zwei Meinungen gibt.

Meine Anwendung ist allerdings ausreichend verschieden von allen 
beschriebenen Anwendungen, das ich die Transferleistung leider nicht 
hinbekomme, welcher der beschriebenen Fälle meinem am ähnlichsten ist. 
Es ist eigentlich Recht simpel:

Ich möchte den Lipo aus der Schaltung herausnehmen, sobald 5 V USB 
Spannung vorhanden sind (Netzteil eingesteckt). Dazu habe ich im 
Schaltplan +5 Volt (Vcc) direkt mit dem Gate des PMOS SL2302 verbunden. 
Entferne ich den Netzstecker, fallen die 5 V am Gate sofort weg. Um ein 
floating zu verhindern, verbinde ich das Gate ausserdem mit einem 100 
kOhm pull-down.
Dadurch liegen 0 Volt am Gate an und der Lipo wird als 
Spannungsversorgung verwendet.

Das Schalten von 0 auf 5 V und zurück erfolgt mit einem manuellen 
mechanischen Schalter (on/Off).

Das wäre die Anwendung und ich bin mir eben nicht sicher, ob die Gefahr 
besteht, einen ungewollten Schwingkreis zu erhalten.

Bitte steinigt mich nicht, falls ich was falsch gemacht habe, ich 
Versuche nur zu lernen.

Wenn es am Gate noch "klingelt" hat der FET schon lange durchgeschaltet.
Und die heute ueblichen Ausgangstreiber von Controllern haben
Flankensteilheiten die der AC-CMOS-Serie aequivalent sind.

Der Gatewiderstand hat bei FETs Berechtigung, die etwas "groesser" sind 
und keine weiteren internen Vorkehrungen haben, den gesamten FET im 
Umschaltmement in den leitenden Zustand zu bringen. Da verhindert der 
Gatewiderstand dann Hotspots die einzelne Bereiche ueberlasten wuerden.
Fuer diese FETS gibt es im Datenblatt dann auch Angaben bzgl. der 
maximalen Anstiegszeit des Gatesignals.

Mani W. schrieb:
> Uijeh! Mach Dich mal schlau über die Ansteuerung von Mosfets

Mach DU dich lieber schlau, denn...

Mani W. schrieb:
> Vergiss es und nimm einfach 10, 47, 100 Ohm...

...ist ja wohl eher unschlau.

> Bitte steinigt mich nicht, falls ich was falsch gemacht habe, ich
> Versuche nur zu lernen.

In dem Falle, lerne zuerst das man Schaltbilder rumzeigt und nicht 
Prosa.
Und zwar in DEINEM Interesse weil du sonst keine sinnvollen Antworten 
erwarten kannst.


> herabsetzen, um ein "Klingeln" auf der GS-Strecke zu
> verhindern.

Das ist eine der vielen sinnvollen Anwendungen. Es kann aber auch 
interessant sein die Flanke einfach etwas schlapper zu machen wenn man 
weniger Stress mit EMV haben will, oder vielleicht will man sie auch 
richtig lahm machen weil der Fet an seinem Ausgang einen 1000uF aufladen 
soll und man nicht den Eingangsstrom hat. Es kann auch sinnvoll sein den 
Widerstand noch mit einer Diode zu bruecken wenn man unterschiedlich 
schnell ein/ausschalten will.

Olaf

Zauberlehrling schrieb:
> Ich möchte den Lipo aus der Schaltung herausnehmen, sobald 5 V USB
> Spannung vorhanden sind (Netzteil eingesteckt). Dazu habe ich im
> Schaltplan +5 Volt (Vcc) direkt mit dem Gate des PMOS SL2302 verbunden.
> Entferne ich den Netzstecker, fallen die 5 V am Gate sofort weg. Um ein
> floating zu verhindern, verbinde ich das Gate ausserdem mit einem 100
> kOhm pull-down.
> Dadurch liegen 0 Volt am Gate an und der Lipo wird als
> Spannungsversorgung verwendet.
>
> Das Schalten von 0 auf 5 V und zurück erfolgt mit einem manuellen
> mechanischen Schalter (on/Off).

Mal das auf!
Einen Teil verstehe ich noch einiegermaßen, nicht aber, was du mit dem 
mechanischen Schalter bewerkstelligst. Ich bin mir auch nicht sicher, ob 
das so funktionieren wird ...
Also, zeichne! Sonst wird noch weitere heiße Luft produziert ...

Und zum Gatewiderstand: Wenn du eh 100kΩ drin hast, der für ein 
Ausschalten sorgt, warum fragst du dann ob 0Ω oder 100Ω richtig sind?
Schlimmstenfalls kommst du mit dem 100kΩ genau in den nicht mehr 
zulässigen SOA-Bereich.