Hallo alle zusammen, ich habe mir mal Willkürlich einen Radarchip herausgesucht, um zu verstehen wie man eine solch einen beschaltet und wie der interne Aufbau eines solchen aussieht. Als Beispiel mal der TRX_120_001 von Silicon Labs. Um diesen zu betreiben und eine FMCW Modulation zu bekommen, benötige ich eine PLL bestehend aus einer externen Signalquelle (XTO oder DDS), Phasen-Frequenz-Detektor (PFD, phase frequency detector), einer Ladungspumpe (CP, charge pump), einem Schleifenfilter, einem VCO und einem Frequenzteiler. Der VCO und der Teiler mit 1/32 ist ja nun schon im Chip verbaut. Was ich nicht verstehe, warum 60GHz in den Teiler gehen und 120GHz aus dem VCO heraus? Wie bauen ich eine PLL (eventuell mit dem ADF4159 auf) wenn zuvor schon ein Teiler ist? Kann man einen DDS anstatt eine Quarz zur Referenz verwenden, ist das Sinnvoll? Vielen Dank für eure Hilfe Fabi P.s: Ich frage aufgrund von Lernzwecken, also bitte gnädig sein, falls ich arg dumme Fragen stelle.
Angehängte Dateien:
