Gast
#6073344
Liebe Altium Freunde, Beim Arbeiten mit AD17 (PCB Design) bin ich auf 2 Probleme gestoßen: Problem 1, DRC Constraints: - Nach dem DRC folgen 2 Constraints Clearance Constraint (Gap=6mil) (All),(All) Clearance Constraint: (1.742mil < 6mil) Between Split Plane (No Net) on GNDPlane And Split Plane (AGND) on GNDPlane Clearance Constraint: (1.742mil < 6mil) Between Split Plane (No Net) on VCCPlane And Split Plane (+3,3VA) on VCCPlane - Was ist Split Plane (No Net) und wie kann ich die Clearance erhöhen? Problem 2, Clearance von Pads in internen Layern erhöhen: - Es scheint, als würden alle Netze direkt mit den internen GND und VCC Plane verbunden werden. Wie kann ich hier die Clearance erhöhen? (Siehe Bild) Vielen Dank im Voraus!

